图书介绍
VerilogSOPC高级实验教程pdf电子书版本下载
- 夏宇闻，黄然等编著 著
- 出版社： 北京：北京航空航天大学出版社
- ISBN：9787811248821
- 出版时间：2009
- 标注页数：258页
- 文件大小：74MB
- 文件页数：270页
- 主题词：硬件描述语言，Verilog－程序设计－教材
PDF下载
下载说明
VerilogSOPC高级实验教程PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1讲 ModelSim SE 6.0的操作 1
1.1 创建设计文件的目录 2
1.2 编写RTL代码 3
1.3 编写测试代码 3
1.4 开始RTL仿真前的准备工作 4
1.5 编译前的准备、编译和加载 5
1.6 波形观察器的设置 5
1.7 仿真的运行控制 5
总结 6
思考题 6
第2讲 Quartus 8.1入门 8
2.1 Quartus Ⅱ的基本操作知识 8
2.2 Quartus Ⅱ的在线帮助 9
2.3 建立新的设计项目 9
2.4 用线路原理图为输入设计电路 12
2.4.1 图块编辑器的使用 12
2.4.2 线路原理图文件与Verilog文件之间的转换 16
2.5 编译器的使用 16
2.6 对已设计的电路进行仿真 19
2.7 对已布局布线的电路进行时序仿真 20
总结 21
思考题 21
第3讲 用Altera器件实现电路 23
3.1 用Cyclone Ⅱ FPGA实现电路 23
3.2 芯片的选择 24
3.3 项目的编译 26
3.4 在FPGA中实现设计的电路 27
总结 35
思考题 35
第4讲 参数化模块库的使用 37
4.1 在Quartus Ⅱ下建立引用参数化模块的目录和设计项目 37
4.2 在Quartus Ⅱ下进入设计资源引用环境 37
4.3 参数化加法—减法器的配置和确认 38
4.4 参数化加法器的编译和时序分析 43
4.5 复杂算术运算的硬件逻辑实现 43
总结 44
思考题 45
第5讲 锁相环模块和SignalTap的使用 48
5.1 在Quartus Ⅱ下建立引用参数化模块的目录和设计项目 48
5.2 在Quartus Ⅱ下进入设计资源引用环境 49
5.3 参数化锁相环的配置和确认 49
5.4 参数化锁相环配置后生成的Verilog代码 53
5.5 参数化PLL的实例引用 57
5.6 设计模块电路引脚的分配 59
5.7 用ModelSim对设计电路进行布局布线后仿真图 60
5.8 Signal Tap Ⅱ的使用 62
5.8.1 Signal Tap Ⅱ和其他逻辑电路调试工具的原理 63
5.8.2 调用Signal Tap Ⅱ的方法 63
5.8.3 Signal Tap Ⅱ的配置 64
总结 70
思考题 71
第6讲 Quartus Ⅱ SOPCBuilder的使用 73
6.1 Quartus Ⅱ SOPCBuilder的总体介绍 73
6.2 SOPCBuilder人机界面的介绍 73
6.3 将Nios Ⅱ处理器核添加到系统 75
6.4 部件之间连接的确定 76
6.5 系统内存部件的确定及其在系统中的添加 77
6.6 系统构成部件的重新命名和系统的标识符 78
6.7 基地址和中断请求优先级别的指定 78
6.8 Nios Ⅱ复位和异常地址的设置 79
6.9 Nios Ⅱ系统的生成 79
6.10 将配置好的Nios Ⅱ核集成到MyNiosSystem项目 81
6.11 用Nios Ⅱ软件集成开发环境IDE建立用户程序 83
6.12 软件代码解释 87
总结 88
思考题和实验 88
第7讲 在Nios Ⅱ系统中融入IP 91
7.1 Avalon总线概况 91
7.2 设计模块和信号输入电路简介 92
7.2.1 LED阵列显示接口的设计（leds_matrix.v） 92
7.2.2 按钮信号的输入（button.v） 98
7.3 硬件设计步骤 100
7.3.1 建一个目录放置设计文件 100
7.3.2 创建设计的组件 101
7.3.3 Nios Ⅱ系统的构成 105
7.3.4 对Verilog文件的归纳和编写设计项目的顶层文件 108
7.3.5 用．tcl文件对FPGA引脚的定义 110
7.3.6 对项目的编译 113
7.3.7 把编译生成的电路配置代码下载到FPGA 114
7.4 软件设计步骤 114
7.4.1 建立软件程序目录并调用Nios Ⅱ IDE 114
7.4.2 程序的运行 118
总结 118
思考题 119
第8讲 LCD显示控制器IP的设计 121
8.1 LCD显示的相关概念介绍 121
8.1.1 位图的基础知识 121
8.1.2 位图的尺寸 122
8.1.3 位图颜色 122
8.1.4 地址的线性、矩形选择 122
8.1.5 alpha混合 122
8.1.6 TFT—LCD彩色显示控制时序图 123
8.1.7 显示器控制接口（IP）知识产权核介绍 124
8.2 显示控制器IP核总体结构及其与嵌入式Nios Ⅱ处理器核的关系 125
8.3 端口信号的说明 127
8.4 显示控制器IP核的基本操作 128
8.5 显示控制器IP寄存器的说明 128
8.5.1 寄存器总体介绍 128
8.5.2 控制寄存器组 129
8.5.3 时序寄存器组 130
8.5.4 背景层相关寄存器组 131
8.6 模块划分及模块功能简介 132
8.7 LCD IP模块的测试 137
8.8 在SOPC系统中应用LCD显示控制器IP核 137
8.9 构建SOPC系统 145
8.10 引脚分配 151
8.11 软件开发 153
8.12 软件代码解释 158
总结 158
思考题 159
第9讲 BitBLT控制器IP 161
9.1 图形加速及BitBLT相关概念介绍 161
9.1.1 位图和BitBLT 162
9.1.2 调色板 162
9.1.3 颜色扩展 163
9.1.4 颜色键控 163
9.1.5 光栅操作 163
9.2 BitBLT控制器IP介绍 164
9.2.1 BitBLT控制器IP结构和系统结构框图 164
9.2.2 BitBLT控制器IP寄存器说明 166
9.2.3 BitBLT控制器IP模块说明 167
9.3 BitBLT控制器IP使用示例 169
9.3.1 构建SOPC系统 169
9.3.2 引脚分配 173
9.3.3 软件开发 176
9.3.4 软件源程序 182
9.3.5 软件代码解释 189
总结 190
思考题 191
第10讲 复杂SOPC系统的设计 192
10.1 本讲使用的主要组件简介 193
10.1.1 LCD控制器 193
10.1.2 BitBLT控制器 193
10.2 硬件设计步骤 193
10.2.1 Quartus Ⅱ工程的建立 193
10.2.2 在工程中加入LCD控制器和BitBLT控制器 194
10.2.3 Nios Ⅱ系统的构成 194
10.2.4 编写设计项目顶层文件 194
10.2.5 FPGA引脚定义 194
10.2.6 编译和下载项目 194
10.3 软件开发 194
10.3.1 软件程序介绍 194
10.3.2 软件结构 195
10.3.3 软件源程序 195
10.3.4 软件代码解释 203
总结 203
思考题 205
本书的结束语 206
附录 GX-SOC/SOPC专业级创新开发实验平台 207
附录1 GX-SOC/SOPC-DEV-LAB Platform开发实验平台概述 207
附录2 GX-SOC/SOPC-DEV-LAB Platform创新开发实验平台简介 209
附录3 GX-SOC/SOPC-DEV-LAB Platform创新开发实验平台的组成和结构 210
附录4 GX-SOPC-EP2C35-M672 Cyclone Ⅱ核心板硬件资源介绍 253
参考文献 259