图书介绍
FPGA快速系统原型设计权威指南pdf电子书版本下载
- （美）本杰明，（美）哈丁著 著
- 出版社： 北京：机械工业出版社
- ISBN：9787111448518
- 出版时间：2014
- 标注页数：255页
- 文件大小：46MB
- 文件页数：269页
- 主题词：可编程序逻辑器件－系统设计－指南
PDF下载
下载说明
FPGA快速系统原型设计权威指南PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 绪论 1
1.1 FPGA快速设计实现的潜力 2
1.2快速发展的技术领域 3
1.3全面、完备的设计技能 4
1.4具备硬件知识的软件/固件工程师 6
1.5具备软件知识的硬件工程师 6
1.6 FPGA技术潜在的局限性 7
1.7 FPGA技术的优势 8
1.8小结 10
第2章 FPGA基础 11
2.1概述 11
2.1.1可编程逻辑器件的分类 11
2.1.2 SPLD 14
2.1.3 CPLD 15
2.1.4 FPGA 17
2.1.5 FPGA类型 20
2.2基于SRAM的FPGA架构 22
2.2.1 FPGA的逻辑块架构 23
2.2.2 FPGA的布线矩阵与全局信号 25
2.2.3 FPGA的I/O块 27
2.2.4 FPGA的时钟资源 28
2.2.5 FPGA的存储资源 30
2.3高级FPGA特性 30
2.4小结 31
第3章 优化开发流程 33
3.1概述 33
3.2 FPGA开发流程 34
3.2.1需求定义阶段 38
3.2.2架构和设计阶段 39
3.2.3实现阶段 42
3.2.4验证阶段 44
3.3小结 45
第4章 系统工程 46
4.1概述 46
4.2常见的设计挑战和错误 47
4.3明确的FPGA设计过程规范 48
4.4项目开发和管理 50
4.4.1团队交流 51
4.4.2设计评审 52
4.4.3预算和日程安排 54
4.5培训 56
4.6技术支持 58
4.7设计配置控制 58
4.7.1在上板调试过程中对FPGA设计进行配置控制 61
4.7.2设计归档 62
4.8小结 64
第5章 FPGA器件级的设计决策 65
5.1概述 65
5.2 FPGA选型分类 65
5.2.1 FPGA厂商 66
5.2.2系列选择 67
5.2.3器件型号 68
5.2.4封装 70
5.3设计决策 71
5.3.1数据流向 71
5.3.2确知的I/O引脚分配 72
5.4设计选型清单 76
5.5小结 78
第6章 FPGA板级的设计决策 80
6.1概述 80
6.2封装选型 81
6.3 BGA封装 83
6.3.1 BGA信号的引出 83
6.3.2安装和返修 83
6.3.3 BGA I/O引脚的分配 86
6.3.4信号的可访问性 87
6.4 I/O引脚与信号的分配 87
6.5原理图符号设计 88
6.6热设计 88
6.7电路板的布局布线 89
6.7.1器件的摆放位置和方向 90
6.7.2测试和配置插座 91
6.8信号完整性设计 91
6.9供电设计 92
6.10小结 94
第7章 设计实现 96
7.1概述 96
7.2架构设计 97
7.2.1同步设计 97
7.2.2扁平化设计与层次化设计 98
7.2.3实现层次化设计 100
7.3设计输入 101
7.3.1 HDL语言的双重性质 103
7.3.2 HDL编码指南 103
7.3.3工具 106
7.4 RTL设计 106
7.5综合 109
7.5.1逻辑综合 109
7.5.2物理综合 111
7.5.3实现可综合的设计 111
7.5.4设计推译与例化 112
7.6布局布线 113
7.7小结 114
第8章 设计仿真 117
8.1概述 117
8.2仿真的不同阶段 117
8.3仿真文件的类型 119
8.4仿真深度的把握 120
8.5层次化设计与仿真 121
8.6仿真的常见错误以及提示 122
8.7小结 123
第9章 设计约束与优化 125
9.1概述 125
9.2设计约束管理 125
9.2.1避免设计“过约束” 126
9.2.2综合约束 127
9.2.3引脚约束 128
9.2.4时序约束 131
9.2.5面积约束和版图规划 133
9.2.6约束实例 134
9.2.7约束检查清单 135
9.3设计优化 136
9.4小结 139
第10章 配置 140
10.1概述 140
10.2配置方式 140
10.3下载线 141
10.4 JTAG标准 142
10.5设计的安全 144
10.6小结 145
第11章 板级测试 146
11.1概述 146
11.1.1 FPGA设计验证方法 146
11.1.2 FPGA内部关键信号的访问 147
11.1.3边界扫描的支持 148
11.2调试检查清单 149
11.3小结 149
第12章 高级议题综述 150
12.1概述 150
12.2功耗问题 151
12.3量产问题 151
12.4小结 152
第13章 IP核 153
13.1概述 153
13.2 IP类型 154
13.3 IP分类 156
13.4 IP分析比较 157
13.5自行设计与购买的权衡 158
13.5.1 IP核的来源 159
13.5.2 IP核的评估 159
13.5.3 IP核供应商的评估 160
13.5.4 IP核的授权 162
13.6 IP核的集成 162
13.7 IP核的测试和调试 162
13.8小结 163
第14章 嵌入式处理器内核 164
14.1概述 164
14.2基于FPGA的嵌入式处理器类型 165
14.3基于FPGA的嵌入式处理器的使用考虑 167
14.4系统设计考虑 169
14.4.1协同设计 169
14.4.2处理器架构 170
14.4.3处理器实现选项 173
14.4.4处理器核和外设选择 175
14.4.5硬件实现因素 176
14.4.6软件实现因素 177
14.5基于FPGA的嵌入式处理器概念举例 179
14.6 FPGA嵌入式处理器设计清单 185
14.7小结 185
第15章 数字信号处理 187
15.1概述 187
15.2基本DSP系统 188
15.3基本DSP术语 189
15.4 DSP架构 190
15.5 DSP中的并行执行 191
15.6 FPGA中的并行执行 192
15.7何时采用FPGA来实现DSP功能 194
15.8在FPGA上实现DSP设计的考虑因素 194
15.8.1时钟方案和信号布线 195
15.8.2流水线设计 195
15.8.3算法实现选择 196
15.8.4 DSP IP 196
15.9 FIR滤波器概念示例 197
15.10小结 198
第16章 高级互联 200
16.1概述 200
16.2互联分类 200
16.3高级I/O接口的挑战 203
16.4高级并行I/O接口示例 203
16.5高级串行I/O接口示例 206
16.6小结 207
第17章 系统整合 209
17.1概述 209
17.2需求定义阶段 210
17.3架构设计阶段 212
17.4设计实现阶段 215
17.5设计验证阶段 216
17.6原型交付阶段 218
17.7小结 218
附录A FPGA快速系统原型设计技术参考资料 219
附录B 开发过程各阶段设计检查清单 233
附录C 缩写和缩略词 244
译后记 254