搜索:基于quartus prime的数字系统verilog hdl设计实例详解
基于Quartus Prime的数字系统Verilog HDL设计实例详解 第3版
文件大小:163MB 标注页数:461页 文件页数:471页
MD5:32fde182e79f1073b7012e304d23c233
ISBN:9787121348983
出版社:北京:电子工业出版社
作者:周润景,李志,张玉光编著
出版时间:2018
文件大小:163MB 标注页数:461页 文件页数:471页
MD5:32fde182e79f1073b7012e304d23c233
ISBN:9787121348983
出版社:北京:电子工业出版社
作者:周润景,李志,张玉光编著
出版时间:2018