CMOS技术中的闩锁效应 问题及其解决方法pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

CMOS技术中的闩锁效应 问题及其解决方法PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一章 引言 1

1.1 CMOS：崛起的VLSI工艺 1

1.2 闩锁的预防：历史的分析 3

1.3 VLSI CMOS中的闩锁：一个需要继续关心的问题 4

第二章 闩锁的概述 6

2.1 结构上的起因和集总元件模型 6

2.2 举例——悬空N阱结构中的闩锁问题 14

第三章 闩锁问题的描述 21

3.1 阻塞态和闩锁态 21

3.2 闩锁产生的必要条件 22

3.3 触发方式 22

3.3.1 输出节点的上冲／下冲 22

3.3.2 输入节点的上冲／下冲 23

3.3.3 N阱结的雪崩击穿 24

3.3.4 从N阱到外部N型扩散区的穿通 25

3.3.5 从衬底到内部P型扩散区的穿通 26

3.3.6 寄生场区器件 27

3.3.7 光电流 30

3.3.8 源-漏结雪崩击穿 30

3.3.9 位移电流 31

3.4 触发方式分类 31

3.4.1 第一类：第一个双极型晶体管的外部触发 31

3.4.2 第二类：两个双极型晶体管的正常旁路电流触发 32

3.4.3 第三类：两个双极型晶体管的退化旁路电流触发 32

3.4.4 闩锁顺序和分类总结 33

第四章 闩锁模型及分析 34

4.1 早期的闩锁模型 35

4.1.1 钩形集电极晶体管 35

4.1.2 半导体可控整流器 37

4.2 PNPN集总元件模型的发展 42

4.2.1 电阻元件 44

4.2.2 寄生双极型的行为 45

4.2.3 早期的闩锁判据 46

4.3 闩锁的物理分析——一个新方向 49

4.3.1 半导体的电流关系式 50

4.3.2 静态闩锁的判据：一个不正确的选择 52

4.3.3 微分闩锁判据：稳定性问题 52

4.3.4 大注入效应 56

4.4 安全区——阻塞态的严格定义 57

4.4.1 对称PNPN结构 59

4.4.2 N阱悬空的三极管 60

4.4.3 衬底悬空的三极管 61

4.4.4 普通四极管 62

4.5 饱和区模型——一个新观点 66

4.5.1 电流方程 66

4.5.2 微分电阻 68

4.5.3 保持电流 69

4.5.4 保持电压 71

4.6 闩锁的图解说明——触发类型2 71

4.6.1 样品分析 72

4.6.2 安全区图和开关转换电流 77

4.7 集总元件模型的修正——一个有用的前景 80

4.7.1 闩锁的传输线模型 81

4.7.2 传输电阻 85

4.8 动态闩锁效应 91

4.8.1 闩锁与时间关系的来源 91

4.9 模型和分析综述 100

第五章 闩锁特性的测量 103

5.1 测量仪器 103

5.1.1 曲线示踪仪 104

5.1.2 参数分析仪 109

5.2 两端特性的测量 111

5.2.1 电源过压应力 111

5.3 三端和四端特性的测量 115

5.2.2 电源过流应力 115

5.3.1 发射极或基极端外加电压激发 116

5.3.2 旁路电阻端的电流源激发 118

5.3.3 发射极端的电流源激发 119

5.4 开关转换点特性的测量 122

5.5 保持点特性的测量 133

5.6 动态触发 138

5.7 温度关系 144

5.8 非电探针测量 144

5.9 闩锁特性测量的总结 146

第六章 闩锁的防止 148

6.1 版图设计布局规则 148

6.1.1 保护结构 148

6.1.3 衬底接触环 155

6.1.2 多条阱接触 155

6.1.4 紧邻源极接触 156

6.2 破坏双极特性的工艺技术 157

6.2.1 减小寿命 157

6.2.2 基区的减速场 158

6.2.3 肖特基势垒源-漏极 160

6.3 双极型去耦工艺技术 163

6.3.1 外延CMOS 163

6.3.2 较低薄层电阻的退化阱 166

6.3.3 衬底和阱的偏置 166

6.3.4 深槽隔离技术 169

6.4 CMOS的设计考虑 172

6.5 无闩锁的设计 173

6.5.1 纵向寄生管去耦（DVP） 174

6.5.2 横向寄生管的去耦（DLP） 176

第七章 总结 178

7.1 问题的描述 178

7.2 模型和分析 179

7.3 特性的测量 182

7.4 避免闩锁发生 184

附录A PNPN器件的电流-电压特性测量的稳定性研究 188

附录B 闩锁测量可能存在的问题 191

符号说明 194

参考文献 200

汉英名词对照 207