金属-氧化物-半导体集成电路 金属-氧化物-半导体大规模集成电路的理论、设计、制造和在整体中的应用pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

金属-氧化物-半导体集成电路 金属-氧化物-半导体大规模集成电路的理论、设计、制造和在整体中的应用PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录 1

译者前言 1

第一章　MOS大规模集成电路技术 1

1.1 引言 1

1.2　MOS大规模集成电路的发展 2

原序 3

1.3　MOS大规模集成电路的优点 4

1.3.1　经济上的优点 5

1.3.2　性能方面的优点 8

1.4　MOS大规模集成电路中存在的问题 11

1.4.1　经济上的问题及其考虑 11

1.4.2　性能方面的缺点 13

1.4.3　商业管理的一些考虑 15

1.5　其它MOS工艺 16

1.6　MOS大规模集成电路的应用 18

1.6.1　MOS大规模集成电路在现阶段的应用 19

1.6.2　MOS大规模集成电路的新用途 19

第二章　MOS器件的基本理论和特性 24

2.1 引言 24

2.2　半导体的基本理论 24

2.2.1　简单的能带理论 24

2.2.2　费米能级 25

2.2.3　本征半导体 25

2.2.4　本征载流子的产生 26

2.2.5　掺杂半导体 27

2.2.6　费米势与杂质浓度的关系 28

2.2.7　载流子的迁移率和电导率 29

2.2.9　耗尽层 30

2.2.8　P-N结 30

2.2.10　结电容 32

2.2.11　二极管的伏-安特性 32

2.2.12　雪崩击穿 33

2.3 MOS晶体管的分析 34

2.3.1　半导体表面层的性质 34

2.3.2　MOS电容 37

2.3.3　阈电压的定义 38

2.3.4　MOS晶体管 41

2.3.5　饱和 45

2.3.6　小结 48

2.4　器件的参量和特性 49

2.4.1　MOS晶体管的简单直流模型 49

2.4.2　MOS晶体管的漏特性曲线 50

2.4.3　导电因子（k＇） 53

2.4.4　阈电压（VT）的特性 60

2.4.5　MOS晶体管的4信号参量 61

2.4.6　体效应 63

2.4.7　MOS电容 66

2.4.8 电容-电压（C-V）特性曲线 68

2.4.9 寄生电容 70

2.4.10 结电容 71

2.4.11 结的漏电和击穿 75

2.4.12 栅保护 77

2.4.13　扩散电阻 80

2.4.14　寄生晶体管 83

2.4.15　MOS参量的测试方法 89

符号说明 92

3.2.1　硅材料，扩散和氧化 95

3.2　基本的硅工艺技术 95

第三章　MOS工艺 95

3.1　引言 95

3.2.2　光刻和腐蚀 96

3.2.3　组装 99

3.3　典型的P沟道MOS工艺 102

3.3.1　在晶片上制造电路 103

3.3.2　组装和测试 112

3.4　MOS工艺的概述和比较 117

3.4.1　N沟道工艺 117

3.4.2　互补MOS工艺 120

3.4.3　厚氧化层与薄氧化层P沟道的比较 122

3.4.4　高阈电压工艺和低阈电压工艺 123

3.4.5　离子注入技术 127

3.4.6　硅栅工艺 130

3.4.7　其它工艺 132

第四章　MOS电路的设计理论 135

4.1 引言 135

4.2　基本的数字反相器 135

4.2.1　用扩散区作负载电阻器 138

4.2.2　用MOS作负载电阻器 138

4.2.3　电压转移特性的解析表达式 142

4.2.4　线性电阻负载 145

4.2.5　饱和的MOS负载 145

4.2.6　非饱和的MOS负载 147

4.2.7　广义的电流方程式 153

4.2.8　关于体效应的考虑 154

4.2.9　MOS反相器电路的瞬态响应 154

4.2.10　截止或上升时间 155

4.2.11　导通或下降时间 158

4.2.12　上升和下降时间 166

4.3　反相器的设计举例 167

4.3.1　输出反相器的设计 167

4.3.2　输出反相器的负载器件 168

4.3.3　输出反相器的输入器件 170

4.3.4　输出反相器功率的考虑 171

4.3.5　开漏的考虑 172

4.3.6　内部反相器 173

4.3.7　内部反相器的负载器件 173

4.3.8　内部反相器的输入器件 174

4.3.9　内部反相级的噪声考虑 175

4.3.10　堆集式（串联）输入器件 175

4.4.1　MOS与双极型电路的接口问题 176

4.4　特殊电路的设计问题 176

4.4.2　推挽驱动器 177

4.4.3　无比电路 178

第五章　MOS电路的逻辑设计 181

5.1 引言 181

5.2　静态逻辑电路 181

5.2.1　静态逻辑单元 182

5.2.2　静态存贮单元 184

5.3　动态逻辑电路 187

5.3.1　两相有比逻辑电路 187

5.3.2　两相无比逻辑电路 191

5.3.3　四相无比逻辑电路 199

5.4　同步时序机 210

5.4.1　设计过程举例 214

5.4.2　设计分析 224

5.5　初步设计转换成两相有比逻辑电路 225

5.5.1　延迟单元的安排 225

5.5.2　替换 226

5.5.3　最小化 227

5.6　初步设计转换成两相无比逻辑电路 229

5.6.1　延迟单元的安排 229

5.6.2　替换 229

5.6.3　最小化 231

5.7　初步设计转换成四相逻辑电路 231

5.7.1　延迟单元的安排 232

5.7.2　替换 232

5.7.4　转换步骤举例 233

5.7.3　最小化 233

5.8　MOS大规模集成电路的测试问题 237

5.8.1　不能测出的失效问题 237

5.8.2　缩短测试程序 238

5.8.3　对测试端点的限制 239

5.8.4　测试仪与芯片同步的问题 240

第六章　用MOS阵列进行系统设计 241

6.1 引言 241

6.2　整机厂与器件厂之间的承接关系 241

6.2.1　系统的性能指标 242

6.2.2　系统的算法 242

6.2.3　系统的方框图 242

6.2.4　系统的初步逻辑图（或逻辑方程） 242

6.2.8　芯片的工艺复合图 243

6.2.7　芯片的技术指标 243

6.2.6　MOS逻辑图 243

6.2.5　按芯片划分了的初步逻辑图 243

6.2.9　芯片的掩模版图或掩模母版 244

6.3　系统划分的考虑 244

6.3.1　系统划分的目的 244

6.3.2　系统划分所受到的限制 245

6.3.3　系统划分的规则 246

6.3.4　规则1——减少芯片的数目 247

6.3.5　规则2——减少芯片的种类 247

6.3.6　规则3——降低测试的要求 248

6.3.7　规则4——减少芯片之间的连线数 248

6.3.8　规则5——降低封装的成本 248

6.3.9　各规则之间的协调工作 248

6.3.10　芯片面积的估算 249

6.4.2　系统逻辑的分析 251

6.4　系统设计的考虑 251

6.4.1　现有的系统 251

6.4.3　逻辑图转换成MOS逻辑电路 252

6.4.4　系统逻辑图的划分 252

6.4.5　核算 254

6.4.6　新系统 254

6.4.7　系统的特点 255

6.4.8　处理的方案 255

6.4.9　详细的逻辑图 257

6.4.10　系统的划分技术 257

6.5　逻辑模拟 262

6.5.1　硬件模拟方法 262

6.5.2　计算机软件模拟方法 265

6.6　MOS阵列的测试 266

6.6.2　采用计算机辅助来产生测试图形 267

6.6.1　测试图形的产生 267

6.6.3　采用手工方法产生测试图形 268

6.6.4　生产用的测试设备 268

第七章　MOS存贮器 273

7.1 引言 273

7.2　可以改变的随机存贮器 274

7.3　MOS存贮器的结构 275

7.3.1　静态的存贮单元 275

7.3.2　动态的存贮单元 276

7.3.3　可寻址存贮器 277

7.3.4　译码逻辑 278

7.4　存贮器系统设计中的协调工作 279

7.3.5　输入／输出缓冲器 279

7.4.1　速度 280

7.5　唯读存贮器的概念 280

7.6　唯读存贮器的结构 280

7.6.1　存贮器阵列 281

7.6.2　输入／输出的缓冲问题 282

7.7　用唯读存贮器来实现系统 282

7.8　唯读存贮器技术 283

7.8.1　级联唯读存贮器技术 283

7.8.2　带有部分译码的唯读存贮器技术 284

7.8.3　同步唯读存贮器 285

7.9　串行存贮器 287

7.10.1　静态位 288

7.10.2　动态位 288

7.10　串行存贮器的结构 288

7.10.3　应用 289

第八章　阵列的掩模版图设计 292

8.1 引言 292

8.2　布局的一般考虑 292

8.3　工艺复合图的绘制 293

8.4　基本电路的分类和有关布局的考虑 294

8.4.1　逻辑阵列 294

8.4.2　规则阵列 299

8.5　设计规则 299

8.5.1　图形的设计规则 301

8.5.2　电参量的设计规则 301

8.5.3　特殊的设计规则 302

9.2　主要的失效方式和现象 303

9.1 引言 303

第九章　MOS器件和阵列的可靠性 303

9.2.1　断路 304

9.2.2　短路 307

9.2.3　阈电压的漂移 311

9.3　可靠性的设计问题 312

9.4　失效率 314

9.5　提高器件可靠性的筛选方法 315

9.5.1　光学方法筛选 318

9.5.2　机械方法筛选 319

9.5.3　热学方法筛选 319

9.5.4　老化筛选 320

9.5.5　X射线筛选 320

9.6　可靠性的鉴定 321

9.7　分析失效的有用工具和技术 323