数字电子技术基础pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

数字电子技术基础PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数制与编码 1

1.1模拟信号与数字信号 1

1.1.1模拟信号与数字信号的概念 1

1.1.2数字电路与模拟电路的区别 1

1.1.3数字电路的特点 2

1.2数字系统中的数制 3

1.2.1十进制数表述方法 4

1.2.2二进制数表述方法 4

1.2.3十六进制数表述方法 6

1.2.4八进制数表述方法 6

1.3不同数制间的转换 7

1.3.1十六进制数、二进制数与十进制数间的转换 7

1.3.2十进制数转换为二进制数、十六进制数 7

1.3.3二进制数与十六进制数之间的相互转换 8

1.4数字系统中数的表示方法与格式 9

1.4.1十进制编码 9

1.4.2十进制数的BCD码表示方法 11

1.4.3字母数字码 12

1.4.4码制 13

1.4.5用补码进行二进制数计算 15

习题 17

第2章 逻辑门功能及其电路特性 20

2.1基本逻辑门 20

2.1.1逻辑代数的三种基本运算模型 20

2.1.2基本逻辑代数与逻辑符号 21

2.2其他逻辑门及表述 23

2.2.1与非门 24

2.2.2或非门 24

2.2.3异或门 25

2.2.4同或门 26

2.3其他辅助门电路 27

2.3.1三态门 27

2.3.2集电极开路逻辑门 28

2.4集成电路逻辑门 30

2.4.1逻辑门及其基本结构与工作原理 31

2.4.2TTL集成电路逻辑门及同类CMOS器件系列 35

2.4.3集成电路门的性能参数 36

2.4.4TTL与CMOS集成电路的传统接口技术 40

2.4.5CMOS与TTL逻辑器件的封装 41

习题 42

实验 45

第3章 逻辑函数运算规则及化简 47

3.1概述 47

3.2逻辑代数的运算规则 47

3.2.1逻辑代数基本公理 48

3.2.2逻辑代数的基本定律 48

3.2.3摩根定理 49

3.2.4逻辑代数的基本规则 50

3.3逻辑函数表述方法 51

3.3.1逻辑代数表达式 51

3.3.2逻辑图表述 51

3.3.3真值表表述 52

3.3.4卡诺图表述 52

3.4逻辑函数的标准形式 53

3.4.1最小项表述 53

3.4.2最大项表述 54

3.4.3标准与或表达式 55

3.4.4标准或与表达式 55

3.4.5两种标准形式的相互转换 55

3.4.6逻辑函数表达式与真值表的相互转换 56

3.5逻辑代数化简法 57

3.5.1并项化简法 57

3.5.2吸收化简法 57

3.5.3配项化简法 57

3.5.4消去冗余项化简法 58

3.6卡诺图化简法 59

3.6.1与或表达式的卡诺图表示 59

3.6.2与或表达式的卡诺图化简 60

3.6.3或与表达式的卡诺图化简 62

3.6.4含无关项逻辑函数的化简 62

3.6.5多输出逻辑函数的化简 63

习题 64

第4章 组合电路及其手工分析与设计 67

4.1组合逻辑电路分析 67

4.1.1组合逻辑电路的定义 67

4.1.2组合逻辑电路的手工分析步骤 68

4.1.3组合逻辑电路分析 68

4.2组合逻辑电路手工设计方法 69

4.2.1组合逻辑电路的一般设计步骤 69

4.2.2组合逻辑电路的设计示例 70

4.3编码器 72

4.3.1编码器的基本概念 72

4.3.2二进制编码器 72

4.3.3二-十进制编码器及其应用 74

4.4译码器 77

4.4.1译码器的概念 77

4.4.2二进制译码器 77

4.4.3二-十进制译码器 78

4.4.4用通用集成译码器实现逻辑函数 79

4.4.5显示控制译码器 80

4.5数据选择器与数据分配器 83

4.5.1数据选择器 83

4.5.2用数据选择器实现逻辑函数 85

4.5.3数据分配器 86

4.6加法器 87

4.6.1半加器 87

4.6.2全加器 88

4.6.3多位加法器 88

4.6.4加法器应用示例 89

4.7比较器 89

4.7.1一位数值比较器 89

4.7.2集成数值比较器 90

4.7.3集成数值比较器应用举例 91

4.8广义译码器概念 92

4.9可编程逻辑器件的结构与原理 92

4.9.1PLD概述 93

4.9.2可编程逻辑器件的发展历程 94

4.9.3可编程逻辑器件的分类 95

4.9.4简单PLD结构 96

4.10组合逻辑电路的竞争与冒险 100

4.10.1险象的判断 101

4.10.2险象的解决方法 102

习题 103

实验 106

第5章 组合电路时序分析与自动化设计 108

5.1传统数字技术存在的问题 108

5.2现代数字系统自动设计流程 109

5.2.1设计输入 110

5.2.2硬件描述语言 111

5.2.3综合 111

5.2.4适配 112

5.2.5时序仿真与功能仿真 112

5.2.6编程下载 113

5.2.7硬件测试 113

5.3QuartusⅡ简介 113

5.4原理图输入设计实例 114

5.4.1电路原理图编辑输入 114

5.4.2创建工程 116

5.4.3功能分析 119

5.4.4编译前设置 119

5.4.5全程编译 120

5.4.6逻辑功能测试 122

5.5硬件测试 125

5.5.1引脚锁定 126

5.5.2对FPGA编程配置 127

5.6用HDL来表述广义译码器 129

5.6.1用HDL表述真值表与设计 129

5.6.2三人表决电路的CASE语句设计 133

5.6.3用HDL对真值表的其他表述方式 134

实验 137

第6章 触发器及含触发器的PLD 139

6.1触发器概述 139

6.2RS触发器 140

6.2.1基本RS触发器 140

6.2.2钟控RS触发器 141

6.2.3RS触发器的应用 143

6.3D触发器 144

6.3.1电平触发型D触发器 144

6.3.2边沿触发型D触发器 145

6.4主从触发器 147

6.4.1主从RS触发器 147

6.4.2主从JK触发器 148

6.4.3边沿触发型JK触发器 149

6.5不同类型触发器的相互转换 153

6.5.1D触发器转换为JK、T和T′触发器 153

6.5.2JK触发器转换为D触发器 154

6.6基于D触发器的简易滤波电路设计 154

6.7硬件延时电路 157

6.8含触发器的PLD结构 160

6.8.1通用可编程逻辑器件GAL 160

6.8.2复杂可编程逻辑器件CPLD 163

6.8.3现场可编程门阵列FPGA 166

习题 172

实验 174

第7章 时序电路的分析与设计 176

7.1时序逻辑电路的特点与功能 176

7.1.1时序电路的结构 176

7.1.2时序电路的分类 177

7.2时序电路的手工分析方法 178

7.2.1同步时序电路分析 178

7.2.2异步时序电路分析 180

7.3同步时序逻辑电路的手工设计方法 182

7.3.1同步时序电路的基本设计步骤 182

7.3.2设计举例 183

7.4寄存器 186

7.4.1并行寄存器 186

7.4.2移位寄存器 188

7.5计数器及其手工设计 191

7.5.1异步计数器设计 191

7.5.2同步计数器设计 192

7.6专用集成计数器传统应用 198

7.6.1具有同步加载异步清零的4位二进制计数器 198

7.6.24位二进制可逆计数器 202

7.7计数器通用设计模型 202

7.7.1时序逻辑设计方案考察 202

7.7.2计数器一般结构模型 203

7.7.3基于一般模型的4位二进制计数器设计 204

7.7.4基于一般模型的BCD码计数器设计 204

7.7.5基于一般模型的模可控计数器设计 205

7.7.6基于一般模型的反馈清零法构成模12计数器 206

7.7.7基于一般模型的同步加载型计数器设计 207

7.7.8基于一般模型的异步加载型计数器设计 208

7.7.9基于一般模型的可逆计数器设计及讨论 208

7.7.10传统数字技术与现代数字技术之比较 209

7.8有限状态机 210

习题 211

实验 214

第8章 时序电路的仿真与自动化设计 216

8.1用宏模块设计十二进制计数器 216

8.1.1建立工程并编辑电路原理图 216

8.1.2时序仿真与进位信号评估 217

8.1.3进位控制电路改进 218

8.1.4利用预置数据控制计数器进位 220

8.2基于一般模型的任意进制计数器设计 221

8.2.1基于一般模型的十进制计数器设计 221

8.2.2含自启动电路的十进制计数器设计 223

8.2.3有限状态机讨论 224

8.3任意进制异步控制型计数器设计 225

8.44位同步自动预置型计数器设计 226

8.5基于LPM宏模块的计数器设计 228

8.6步进电机控制电路设计 232

8.6.1步进电机原理简介 232

8.6.2步进电机单向旋转控制电路设计 233

8.6.3步进电机双向旋转控制电路设计 235

8.7模型电饭煲状态机控制电路设计 237

8.8序列检测器状态机设计 241

实验 243

第9章 半导体存储器及其应用 244

9.1存储器概述 244

9.1.1存储器分类 244

9.1.2半导体存储器的性能指标 245

9.2随机存取存储器 246

9.2.1RAM的分类及其结构 246

9.2.2SRAM的结构 248

9.2.3DRAM存储数据原理 250

9.2.4SRAM的扩展方法 251

9.3只读存储器 252

9.3.1ROM分类与结构 252

9.3.2掩膜ROM 253

9.3.3可编程ROM结构原理 254

9.3.4其他类型的存储器 258

9.4FPGA中的嵌入式存储器 259

9.5存储器应用示例 260

9.5.1利用LPM_ROM设计查表式硬件乘法器 260

9.5.2简易逻辑分析仪设计 263

习题 268

实验 269

第10章 D/A与A/D转换器及其应用 271

10.1概述 271

10.2D/A转换器 272

10.2.1D/A转换原理与结构 272

10.2.2二进制权电阻网络D/A转换器 273

10.2.3倒T型电阻网络D/A转换器 274

10.2.4D/A转换器的主要技术参数 275

10.2.5DAC专用器件及应用举例 276

10.2.6DAC0832及其应用 278

10.3A/D转换器 280

10.3.1A/D工作原理 280

10.3.2A/D转换器工作原理 281

10.3.3A/D转换器的主要技术参数 283

10.3.4典型集成A/D转换器及应用 284

10.4简易正弦信号发生器设计 287

10.4.1工作原理 287

10.4.2定制ROM的初始化波形数据文件 288

10.4.3定制LPM元件 289

10.4.4完成顶层设计 290

10.5A/D采样控制状态机电路设计 291

10.5.1控制原理 291

10.5.2ADC采样控制电路设计 292

10.5.3状态译码器设计 293

10.5.4时序仿真与时序分析 294

10.5.5硬件实现与硬件实测 295

习题 295

实验 296

第11章 数字系统综合设计 298

11.18位十进制数字频率计设计 298

11.1.1测频原理 298

11.1.22位十进制计数器设计 299

11.1.38位十进制计数器设计 301

11.1.432位寄存器设计 302

11.1.5时序控制器设计 302

11.1.6顶层电路设计与测试 304

11.1.7在FPGA中完成硬件实测 305

11.2简易电子琴设计 305

11.2.1电子琴顶层设计 305

11.2.2电子琴主控模块PIANO_B电路结构 306

11.2.311位二进制可预置型计数器设计 308

11.2.4LPM_ROM型音符预置数存储器设置 309

11.2.5时序仿真测试与硬件实现 311

11.3乐曲自动演奏电路设计 311

11.3.1自动演奏原理和实现方案 311

11.3.2电路设计 312

11.4DDS信号发生器设计 314

11.4.1DDS实现原理 314

11.4.2DDS信号发生器设计 317

11.4.3DDS信号发生器仿真与测试 319

11.5数字移相信号发生器设计 320

11.6移位相加型8位硬件乘法器设计 321

11.7简易数字存储示波器设计 322

11.7.1电路结构与工作原理 323

11.7.2时序分析 325

11.7.3硬件测试 326

实验 326

附录 329

附录1 mif文件生成器使用方法 329

附录2 数字电子技术实验系统简介 330

附录3 电子琴音阶与中心频率对照表 332

参考文献 334