图书介绍
Verilog HDL数字设计与综合 第2版pdf电子书版本下载
- （美）萨米尔·帕尔尼卡著 著
- 出版社： 北京：电子工业出版社
- ISBN：9787121089473
- 出版时间：2009
- 标注页数：308页
- 文件大小：17MB
- 文件页数：327页
- 主题词：硬件描述语言，Verilog HDL－程序设计－教材
PDF下载
下载说明
Verilog HDL数字设计与综合 第2版PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第一部分 Verilog基础知识第1章 Verilog HDL数字设计综述 2
1.1 数字电路CAD技术的发展历史 2
1.2 硬件描述语言的出现 2
1.3 典型设计流程 3
1.4 硬件描述语言的意义 4
1.5 Verilog HDL的优点 5
1.6 硬件描述语言的发展趋势 5
第2章 层次建模的概念 7
2.1 设计方法学 7
2.2 四位脉动进位计数器 8
2.3 模块 9
2.4 模块实例 10
2.5 逻辑仿真的构成 12
2.6 举例 12
2.7 小结 15
2.8 习题 16
第3章 基本概念 17
3.1 词法约定 17
3.2 数据类型 20
3.3 系统任务和编译指令 25
3.4 小结 29
3.5 习题 30
第4章 模块和端口 31
4.1 模块 31
4.2 端口 33
4.3 层次命名 38
4.4 小结 39
4.5 习题 39
第5章 门级建模 40
5.1 门的类型 40
5.2 门延迟 50
5.3 小结 54
5.4 习题 55
第6章 数据流建模 57
6.1 连续赋值语句 57
6.2 延迟 59
6.3 表达式、操作符和操作数 60
6.4 操作符类型 61
6.5 举例 68
6.6 小结 75
6.7 习题 75
第7章 行为级建模 78
7.1 结构化过程语句 78
7.2 过程赋值语句 81
7.3 时序控制 85
7.4 条件语句 90
7.5 多路分支语句 91
7.6 循环语句 93
7.7 顺序块和并行块 96
7.8 生成块 100
7.9 举例 105
7.10 小结 110
7.11 习题 111
第8章 任务和函数 114
8.1 任务和函数的区别 114
8.2 任务 115
8.3 函数 119
8.4 小结 123
8.5 习题 124
第9章 实用建模技术 125
9.1 过程连续赋值 125
9.2 改写（覆盖）参数 127
9.3 条件编译和执行 129
9.4 时间尺度 132
9.5 常用的系统任务 133
9.6 小结 139
9.7 习题 140
第二部分 Verilog高级主题第10章 时序和延迟 144
10.1 延迟模型的类型 144
10.2 路径延迟建模 147
10.3 时序检查 153
10.4 延迟反标注 155
10.5 小结 156
10.6 习题 156
第11章 开关级建模 158
11.1 开关级建模元件 158
11.2 举例 162
11.3 小结 167
11.4 习题 167
第12章 用户自定义原语 169
12.1 UDP的基础知识 169
12.2 表示组合逻辑的UDP 171
12.3 表示时序逻辑的UDP 176
12.4 UDP表中的缩写符号 180
12.5 UDP设计指南 181
12.6 小结 181
12.7 习题 182
第13章 编程语言接口 184
13.1 PLI的使用 186
13.2 PLI任务的连接和调用 186
13.3 内部数据表示 188
13.4 PLI库子程序 189
13.5 小结 199
13.6 习题 200
第14章 使用Verilog HDL进行逻辑综合 201
14.1 什么是逻辑综合 201
14.2 逻辑综合对数字设计行业的影响 203
14.3 Verilog HDL综合 204
14.4 逻辑综合流程 208
14.5 门级网表的验证 214
14.6 逻辑综合建模技巧 216
14.7 时序电路综合举例 221
14.8 小结 228
14.9 习题 228
第15章 高级验证技术 230
15.1 传统的验证流程 230
15.2 断言检查 238
15.3 形式化验证 239
15.4 小结 241
第三部分 附录 244
附录A 强度建模和高级线网类型定义 244
附录B PLI子程序清单 247
附录C 关键字、系统任务和编译指令 263
附录D 形式化语法定义 265
附录E Verilog有关问题解答 294
附录F Verilog举例 297
参考文献 307
译者后记 308