图书介绍
数字系统原理与设计pdf电子书版本下载
- 张振娟，黄静，周晶，陆慧琴编著 著
- 出版社： 北京：清华大学出版社
- ISBN：9787302504962
- 出版时间：2018
- 标注页数：299页
- 文件大小：50MB
- 文件页数：310页
- 主题词：数字系统
PDF下载
下载说明
数字系统原理与设计PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
上篇 数字电子技术基础 3
第1章 数字系统概论 3
1.1 数字信号与数字系统 3
1.1.1 数字信号 3
1.1.2 数字系统 4
1.2 数制 5
1.2.1 二进制 6
1.2.2 八进制 6
1.2.3 十六进制 6
1.2.4 数制转换 6
1.3 编码 8
1.3.1 二-十进制代码 8
1.3.2 格雷码 9
1.4 二进制数的算术运算 10
习题 11
第2章 逻辑代数 13
2.1 逻辑代数基础 13
2.1.1 基本逻辑运算 13
2.1.2 逻辑代数的基本定律 16
2.1.3 逻辑代数的基本规则 17
2.2 逻辑函数的化简方法 18
2.2.1 逻辑函数的代数化简法 18
2.2.2 逻辑函数的卡诺图化简法 20
习题 26
第3章 集成逻辑门 29
3.1 数字集成电路的分类 29
3.1.1 按半导体器件分类 29
3.1.2 按半导体规模分类 30
3.1.3 按电路功能分类 30
3.2 CMOS集成逻辑门 31
3.2.1 MOS管及其开关特性 31
3.2.2 CMOS反相器的工作原理 33
3.2.3 CMOS反相器的外部特性 35
3.3 TTL集成逻辑门 38
3.3.1 TTL与非门的工作原理 38
3.3.2 TTL逻辑门的输入、输出特性 39
3.3.3 三态门 40
3.3.4 集电极开路门 41
3.4 TTL逻辑门和CMOS逻辑门的接口电路 42
3.4.1 接口电路的用途及电平规范 42
3.4.2 TTL电路驱动CMOS电路 43
3.4.3 CMOS电路驱动TTL电路 44
3.5 集成逻辑门相关的几个实际问题 45
3.5.1 正负逻辑问题 45
3.5.2 抗干扰措施 46
习题 46
第4章 组合逻辑电路 49
4.1 组合逻辑电路的分析 49
4.2 组合逻辑电路的设计 51
4.2.1 不含无关项的组合逻辑电路的设计 51
4.2.2 含无关项的组合逻辑电路的设计 53
4.3 常用中规模组合逻辑器件及应用 55
4.3.1 编码器 55
4.3.2 译码器 61
4.3.3 数据选择器 69
4.3.4 数值比较器 74
4.3.5 算术运算器 76
4.4 组合逻辑电路中的竞争冒险 79
4.4.1 产生竞争冒险的原因 79
4.4.2 竞争冒险的检查方法 80
4.4.3 消除冒险现象的方法 81
习题 82
第5章 锁存器和触发器 85
5.1 锁存器 85
5.1.1 基本SR（置位-复位）锁存器 85
5.1.2 应用举例 87
5.1.3 门控SR锁存器 88
5.1.4 门控D锁存器 89
5.2 边沿触发的触发器 90
5.2.1 主从触发器 90
5.2.2 维持阻塞触发器 90
5.2.3 利用传输延迟的触发器 91
5.2.4 异步预置输入和清零输入 92
5.3 触发器的动态特性 93
5.4 触发器的逻辑功能 94
5.4.1 SR触发器 95
5.4.2 D触发器 95
5.4.3 JK触发器 96
5.4.4 T触发器和T′触发器 96
5.5 触发器的应用 97
5.5.1 并行数据存储 97
5.5.2 分频 98
5.5.3 计数 99
习题 100
第6章 时序逻辑电路 106
6.1 时序逻辑电路的结构与特点 106
6.2 时序电路逻辑功能的表述 107
6.2.1 逻辑方程组 108
6.2.2 状态表 108
6.2.3 状态图 110
6.2.4 时序图 110
6.3 同步时序逻辑电路的分析 111
6.3.1 分析同步时序逻辑电路的一般步骤 111
6.3.2 同步时序逻辑电路分析举例 111
6.4 异步时序逻辑电路的分析 117
6.5 同步时序逻辑电路设计 119
6.5.1 设计同步时序逻辑电路的一般步骤 119
6.5.2 同步时序逻辑电路设计举例 121
6.6 常用的时序逻辑电路器件 128
6.6.1 寄存器和移位寄存器 128
6.6.2 计数器 132
习题 144
第7章 存储器和可编程逻辑器件 154
7.1 半导体存储器基础 154
7.1.1 存储阵列 154
7.1.2 存储器的基本操作 155
7.2 只读存储器 156
7.2.1 ROM电路的基本结构 156
7.2.2 可擦除可编程只读存储器 157
7.2.3 ROM应用举例 159
7.3 随机存取存储器 161
7.3.1 RAM的基本工作原理 161
7.3.2 RAM应用举例 163
7.4 可编程逻辑器件 164
7.4.1 低密度可编程逻辑器件 164
7.4.2 高密度可编程逻辑器件 166
7.4.3 复杂可编程逻辑器件 166
7.4.4 现场可编程门阵列 167
7.4.5 可编程逻辑器件的开发 169
习题 170
第8章 脉冲波形的变换与产生 172
8.1 单稳态触发器 172
8.1.1 几种类型的单稳态触发器 173
8.1.2 单稳态触发器的应用 177
8.2 施密特触发器 178
8.2.1 施密特触发器概述 178
8.2.2 几种类型的施密特触发器 179
8.2.3 施密特触发器的应用 181
8.3 多谐振荡器 183
8.3.1 多谐振荡器概述 183
8.3.2 几种类型的多谐振荡器 183
8.4 555定时器电路 187
8.4.1 555定时器的结构与工作原理 188
8.4.2 555定时器的应用 190
习题 194
第9章 数/模和模/数转换 203
9.1 D/A转换器 203
9.1.1 二进制权电阻网络D/A转换器 204
9.1.2 倒T电阻网络D/A转换器 205
9.1.3 权电流D/A转换器 206
9.1.4 D/A转换器的主要技术指标 207
9.1.5 D/A转换器典型应用 208
9.2 A/D转换器 209
9.2.1 A/D转换器的基本组成 209
9.2.2 A/D转换器的类型 211
9.2.3 A/D转换器的主要技术指标 215
9.2.4 A/D转换器典型应用 216
习题 216
下篇 硬件描述语言Verilog HDL 221
第10章 初步了解Verilog HDL 221
10.1 引言 221
10.2 Verilog HDL和VHDL比较 221
10.3 Verilog HDL的主要特点和功能 222
10.4 采用Verilog HDL的设计流程简介 223
习题 224
第11章 Verilog HDL模块的结构 225
11.1 模块声明 226
11.2 端口定义 226
11.3 信号类型声明 226
11.4 逻辑功能描述 227
11.5 模块的调用 228
11.6 模块的测试 229
习题 230
第12章 Verilog HDL语言要素 231
12.1 标识符 231
12.2 注释符 231
12.3 值集合 232
12.4 数据类型 232
12.4.1 常量 232
12.4.2 变量 233
习题 236
第13章 运算符与表达式 237
13.1 算术运算符 237
13.2 关系运算符 237
13.3 等式运算符 238
13.4 逻辑运算符 238
13.5 位运算符 239
13.6 缩减运算符 240
13.7 条件运算符 241
13.8 移位运算符 241
13.9 位拼接运算符 241
13.10 优先级别 242
习题 242
第14章 Verilog HDL行为语句 243
14.1 过程语句 243
14.1.1 initial过程语句 244
14.1.2 always过程语句 245
14.2 块语句 247
14.2.1 顺序块 247
14.2.2 并行块 248
14.2.3 块语句的特点 249
14.3 赋值语句 250
14.3.1 连续赋值语句 250
14.3.2 过程赋值语句 250
14.4 条件语句 253
14.4.1 if语句 253
14.4.2 ease语句 255
14.5 循环语句 257
14.5.1 forever语句 257
14.5.2 repeat语句 258
14.5.3 while语句 258
14.5.4 for语句 259
14.6 编译预处理语句 260
14.6.1 宏替换′define 260
14.6.2 文件包含′include 261
14.6.3 时间尺度′timescale 262
14.6.4 条件编译′ifdef、′else、′endif 263
14.7 任务与函数 264
14.7.1 任务与函数结构之间的差异 264
14.7.2 任务 264
14.7.3 函数 265
14.7.4 常用的系统任务和函数 266
14.8 时延概念 269
习题 271
第15章 Verilog HDL模型的不同抽象级别描述 273
15.1 门级结构描述 273
15.1.1 Verilog HDL内置基本门 274
15.1.2 门结构描述举例 275
15.1.3 分层次的电路设计 276
15.2 行为描述 278
15.3 数据流描述 279
15.4 组合逻辑电路的Verilog建模 280
15.4.1 编码器 280
15.4.2 译码器 281
15.4.3 数据选择器 282
15.4.4 数值比较器 282
15.4.5 算术运算电路 283
15.4.6 ROM的设计 283
15.4.7 总线和总线操作 284
15.5 时序逻辑电路的Verilog建模 284
15.5.1 触发器 285
15.5.2 移位寄存器 285
15.5.3 计数器 286
15.5.4 FIFO缓冲器 287
习题 288
第16章 Verilog HDL有限状态机的设计 289
16.1 有限状态机的Verilog描述 290
16.2 状态编码 293
16.2.1 常用的状态编码 293
16.2.2 状态编码的定义 293
16.3 有限状态机设计要点 295
习题 297
参考文献 299