数字逻辑电路pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

数字逻辑电路PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数字逻辑基础 1

1．1 数字信号及数字电路 1

1．1．1 模拟量与数字量 1

1．1．2 数字信号和数字电路 1

1．2 二进制数 2

1．2．1 二进制数表示法 2

1．2．2 二进制数和十进制数的互相转换 2

1．2．3 十六进制数 4

1．3 码制与编码 5

1．3．1 原码、反码和补码 5

1．3．2 二一十进制(BCD)码 7

1．3．3 格雷(Gray)码 7

1．4 逻辑代数基本知识 8

1．4．1 基本逻辑运算 8

1．4．2 逻辑代数基本定律 10

1．4．3 复合逻辑运算 11

1．4．4 逻辑函数的标准形式 13

1．4．5 逻辑函数的化简 16

1．5 本章小结 25

思考题及习题 26

第2章 晶体管开关与逻辑门电路 31

2．1 双极型晶体管的开关特性及简单门 31

2．1．1 晶体二极管的开关特性 32

2．1．2 双极型晶体三极管的开关特性 36

2．1．3 分立元件构成的晶体管门电路 40

2．2 晶体管—晶体管逻辑门(TTL) 44

2．2 TTL与非门 45

2．2．2 其他TTL门电路 56

2．2．3 TTL集成电路的系列产品 61

2．3 其他类型双极型数字集成电路 63

2．3．1 ECL电路 63

2．3．2 I~2L电路 65

2．4 MOS集成门电路 66

2．4．1 NMOS管和PMOS管 66

2．4．2 CMOS集成逻辑门 70

2．5 CMOS与TTL电路之间的连接 81

2．6 本章小结 82

思考题及习题 84

第3章 触发器与波形变换、产生电路 90

3．1 脉冲信号 90

3．1．1 脉冲信号的描述 90

3．1．2 波形的产生与变换 91

3．2 触发器 91

3．2．1 基本RS触发器 91

3．2．2 同步RS触发器 95

3．2．3 主从结构JK触发器 97

3．2．4 边沿型D触发器 100

3．2．5 边沿型JK触发器 103

3．2．6 CMOS主从D触发器 104

3．2．7 其他类型的触发器以及不同类型触发器之间的转换 105

3．2．8 各类触发器的开关工作特性及抗干扰能力比较 107

3．3 施密特触发器 108

3．3．1 用门电路组成的施密特触发器 108

3．3．2 集成施密特触发器 110

3．3．3 施密特触发器的应用 110

3．4 单稳态触发器 112

3．4．1 用门电路组成的单稳态触发器 112

3．4．2 集成单稳态触发器 115

3．4．3 单稳态触发器的应用 118

3．5 多谐振荡器 121

3．5．1 用门电路组成的多谐振荡器 121

3．5．2 用施密特触发器构成的多谐振荡器 123

3．5．3 石英晶体多谐振荡器 124

3．6 555集成定时器 125

3．6．1 555集成定时器的工作原理 125

3．6．2 555集成定时器的应用举例 125

3．7 本章小结 128

思考题及习题 129

第4章 组合逻辑电路 141

4．1 组合电路的一般分析与设计 141

4．1．1 组合电路的一般分析 141

4．1．2 用门电路设计组合逻辑电路 143

4．2 常用组合电路及其组件 145

4．2．1 加法器 145

4．2．2 编码器 147

4．2．3 译码器 150

4．2．4 数据选择器 156

4．2．5 数码比较器 157

4．2．6 奇偶产生/校验器 159

4．3 中规模组件实现组合逻辑电路 161

4．3．1 单个输出函数电路 161

4．3．2 多个输出函数电路 163

4．4 组合逻辑电路的冒险 165

4．4．1 冒险现象的成因 165

4．4．2 竞争—冒险现象的判断 165

4．4．3 消除竞争—冒险的方法 166

4．5 本章小结 167

思考题及习题 168

第5章 时序逻辑电路 172

5．1 时序逻辑电路概述 172

5．2 时序逻辑电路的描述方法 174

5．3 锁存器、寄存器、移位寄存器 176

5．3．1 锁存器 176

5．3．2 数码寄存器 178

5．3．3 移位寄存器 178

5．3．4 寄存器的应用 183

5．4 计数器 186

5．4．1 同步计数器 186

5．4．2 异步计数器 195

5．4．3 N进制计数器 200

5．4．4 计数器应用举例 207

5．5 时序电路的设计 211

5．5．1 建立原始状态表 211

5．5．2 状态化简 212

5．5．3 状态分配 213

5．5．4 列状态转移激励表 214

5．5．5 求激励方程和输出方程 215

5．5．6 按照激励方程和输出方程画逻辑图 216

5．5．7 关于输出与输入的关系问题 222

5．5．8 关于自启动问题 223

5．5．9 异步时序电路设计 224

5．5．10 输出方波的奇数分频器 226

5．6 序列信号发生器 227

5．6．1 移存器型序列信号发生器 227

5．6．2 计数器型序列信号发生器 230

5．6．3 线性反馈移存器型序列信号发生器 231

5．7 本章小结 236

思考题及习题 236

第6章 存储器与可编程逻辑器件 245

6．1 存储器 246

6．1．1 顺序存取存储器(SAM) 246

6．1．2 随机访问存储器(RAM) 248

6．1．3 只读存储器(ROM) 255

6．2 可编程逻辑器件(PLD) 259

6．2．1 PLD的逻辑表示法 260

6．2．2 简单可编程逻辑器件(SPLD) 261

6．2．3 高密度可编程逻辑器件(LDPLD) 265

6．2．4 典型软件开发系统Altera公司的MAX+PLUSⅡ 271

6．2．5 硬件描述语言(VHDL) 277

6．3 本章小结 280

思考题及习题 281

第7章 可测性设计及边界扫描技术 283

7．1 概述 283

7．1．1 基本概念简述 284

7．1．2 可测性的度量 285

7．1．3 组合逻辑电路的布尔差分测试法 289

7．2 可测性设计 292

7．2．1 特定设计 292

7．2．2 结构设计 293

7．3 边界扫描测试(BST) 302

7．3．1 边界扫描设计基本结构 302

7．3．2 边界扫描测试的工作方式 305

7．3．3 边界扫描单元的级联 306

7．3．4 边界扫描描述语言(BSDL) 307

7．4 本章小结 308

思考题及习题 308

附录1 逻辑函数列表化简法C源程序 310

附录2 国标图形符号简表 316

附录3 英汉名词对照(以英文字母为序) 319

参考文献 325