现代数字电路与逻辑设计pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

现代数字电路与逻辑设计PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　数字逻辑基础 1

1.1　逻辑代数的运算与逻辑电路 1

1.1.1　逻辑代数的运算 2

1.1.2　正负逻辑问题 4

1.1.3　逻辑电路 5

1.2　逻辑代数的数学描述 10

1.2.1　逻辑代数的公式和定律 10

1.2.2　逻辑代数的基本运算规则 15

1.3　逻辑函数的化简 16

1.3.1　逻辑函数的表达式 16

1.3.2　逻辑函数的公式化简法 20

1.3.3　逻辑函数的图形化简法 22

1.3.4　具有约束的逻辑函数的化简 27

1.4　逻辑函数的描述方法及转换 33

1.4.1　逻辑函数的表示方法 33

1.4.2　几种描述方法之间的转换 35

本章小结 38

习题 39

第2章　组合逻辑电路 48

2.1　组合电路的概念 48

2.2　组合电路的基本分析方法和设计方法 49

2.2.1　组合电路的基本分析方法 49

2.2.2　组合电路的基本设计方法 51

2.3　加法器和数值比较器 54

2.3.1　加法器 54

2.3.2　数值比较器 59

2.4　编码器和译码器 64

2.4.1　编码器 64

2.4.2　译码器 77

2.5　数据分配器与数据选择器 90

2.5.1　数据分配器 90

2.5.2　数据选择器 91

2.5.3　组合逻辑电路的竞争冒险 93

本章小结 95

习题 96

第3章　时序逻辑基础 102

3.1　基本触发器 102

3.2　同步触发器 107

3.2.1　同步RS触发器 107

3.2.2　同步D触发器 109

3.3　主从触发器 111

3.3.1　主从RS触发器 111

3.3.2　主从JK触发器 113

3.4　边沿触发器 115

3.4.1　边沿D触发器 115

3.4.2　边沿JK触发器 117

3.5　时钟触发器的功能分类及转换 118

3.5.1　时钟触发器功能分类 118

3.5.2　不同类型时钟触发器间的转换 121

3.6　触发器逻辑功能表示方法及转换 125

3.6.1　触发器逻辑功能表示方法 125

3.6.2　触发器逻辑功能表示方法间的转换 129

3.7　集成触发器和它的电气特性 132

3.7.1　集成RS触发器 132

3.7.2　集成JK触发器 133

3.7.3　集成D触发器 134

3.7.4　触发器的电气特性 135

本章小结 137

习题 138

第4章　时序逻辑电路 144

4.1　时序逻辑电路的基本概念 144

4.1.1　时序逻辑电路的特点及功能描述方法 144

4.1.2　分析时序电路的逻辑功能的基本方法 145

4.2　同步时序逻辑电路的分析举例 146

4.3　异步时序逻辑电路的分析举例 152

4.4　时序电路的设计 154

4.5　计数器 164

4.5.1　计数器的特点和分类 164

4.5.2　同步二进制计数器 165

4.6　中规模集成计数器 171

4.6.1　分析举例 171

4.6.2　利用集成计数器构成N进制计数器 174

4.6.3　常用时序逻辑器件 177

4.7　寄存器和半导体存储器 184

4.7.1　基本寄存器 185

4.7.2　集成化的基本寄存器 186

4.7.3　移位寄存器 187

4.7.4　寄存器应用举例 191

4.7.5　半导体存储器 198

本章小结 207

习题 207

第5章　数字逻辑电路的软件设计 214

5.1　Verilog HDL的基本语法规则 214

5.1.1　变量的数据类型 215

5.1.2　Verilog HDL程序的基本结构 217

5.1.3　Verilog HDL的基本语句 219

5.2　组合逻辑电路的门级建模 225

5.2.1　设计举例 226

5.2.2　组合逻辑电路的数据流建模 229

5.3　组合逻辑电路的行为级建模 232

5.3.1　组合逻辑电路的行为级建模举例 233

5.3.2　时序逻辑电路建模基础 234

5.4　锁存器和触发器的Verilog HDL建模实例 236

5.4.1　描述举例 237

5.4.2　设计举例 237

本章小结 241

习题 241

第6章　现代数字系统设计 242

6.1　数字电路系统设计方法 242

6.1.1　数字电路系统的组成与类别 242

6.1.2　数字电路系统的设计步骤 243

6.1.3　数字系统的设计方法 245

6.1.4　现代数字系统的实现 246

6.1.5　寄存器传输语言（RTL） 248

6.2　可编程逻辑器件（PLD） 250

6.2.1　PLD电路表示法 250

6.2.2　可编程阵列逻辑器件（PAL） 253

6.2.3　可编程通用阵列逻辑器件（GAL） 254

6.3　EDA与相关软件的应用 264

6.3.1　MAX+plusⅡ介绍 265

6.3.2　MAX+plusⅡ功能简介 266

6.4 MAX+plusⅡ设计过程 271

6.4.1　设计流程 271

6.4.2　设计步骤 272

6.4.3　常用菜单简介 272

6.4.4　原理图设计方法 273

6.5　组合逻辑4选1数据选择器的设计 276

6.5.1　MAX+plusⅡ软件的基本操作与应用 276

6.5.2　电路的变异与适配 277

6.5.3　器件的下载编程与硬件实现 282

6.6　同步时序逻辑电路设计举例 283

6.6.1　原理图设计输入方式 283

6.6.2　用Verilog HDL实现本计数器的设计 285

本章小结 285

习题 286

第7章　脉冲信号的产生与变换 288

7.1　多谐振荡器 288

7.1.1　环形多谐振荡器 288

7.1.2　石英晶体多谐振荡器 290

7.1.3　多谐振荡器的应用 291

7.2　单稳态触发器 293

7.2.1　用门电路组成的单稳态触发器 293

7.2.2　集成单稳态触发器 295

7.2.3　单稳态触发器的应用 298

7.3　施密特触发器 300

7.3.1　用门电路组成的施密特触发器 301

7.3.2　集成施密特触发器 302

7.3.3　施密特触发器的应用 302

7.4　555定时器及其应用 304

7.4.1　555定时器的电路结构与功能 304

7.4.2　555定时器的应用 305

本章小结 308

习题 309

第8章　数模与模数转换器 312

8.1　数模转换器 312

8.1.1　数模转换的基本知识 312

8.1.2　常用数模转换技术 314

8.1.3　数模转换器的性能指标 319

8.1.4　集成数模转换器及其应用 320

8.2　模数转换器 321

8.2.1　模数转换的基本知识 321

8.2.2　常用模数转换技术 323

8.2.3　模数转换器的性能指标 329

8.2.4　集成模数转换器及其应用 330

本章小结 332

习题 333

部分习题答案 337

参考文献 348