图书介绍
普通高等教育“十一五”国家级规划教材 计算机组成原理 第4版 立体化教材pdf电子书版本下载
- 白中英主编；戴志涛，周锋，杨旭东，张杰编著 著
- 出版社： 北京：科学出版社
- ISBN：9787030208248
- 出版时间：2007
- 标注页数：359页
- 文件大小：32MB
- 文件页数：372页
- 主题词：计算机体系结构－高等学校－教材
PDF下载
下载说明
普通高等教育“十一五”国家级规划教材 计算机组成原理 第4版 立体化教材PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第一章 计算机系统概论 1
1.1 计算机的分类 1
1.2 计算机的发展简史 2
1.2.1 计算机的五代变化 2
1.2.2 半导体存储器的发展 3
1.2.3 微处理器的发展 3
1.2.4 计算机体系结构的变化 5
1.3 计算机的硬件 5
1.3.1 硬件组成要素 5
1.3.2 运算器 7
1.3.3 存储器 7
1.3.4 控制器 8
1.3.5 适配器与输入输出设备 10
1.4 计算机的软件 11
1.4.1 软件的组成与分类 11
1.4.2 软件的发展演变 12
1.5 计算机系统的层次结构 13
1.5.1 多级组成的计算机系统 13
1.5.2 软件与硬件的逻辑等价性 14
本章小结 15
习题 15
第二章 运算方法和运算器 16
2.1 数据与文字的表示方法 16
2.1.1 数据格式 16
2.1.2 数的机器码表示 19
2.1.3 字符与字符串的表示方法 23
2.1.4 汉字的表示方法 24
2.1.5 校验码 25
2.2 定点加法、减法运算 26
2.2.1 补码加法 26
2.2.2 补码减法 27
2.2.3 溢出概念与检测方法 28
2.2.4 基本的二进制加法／减法器 30
2.3 定点乘法运算 31
2.3.1 原码并行乘法 31
2.3.2 直接补码并行乘法 37
2.4 定点除法运算 40
2.4.1 原码除法算法原理 40
2.4.2 并行除法器 41
2.5 定点运算器的组成 44
2.5.1 逻辑运算 44
2.5.2 多功能算术／逻辑运算单元（ALU） 46
2.5.3 内部总线 51
2.5.4 定点运算器的基本结构 51
2.6 浮点运算方法和浮点运算器 53
2.6.1 浮点加法、减法运算 53
2.6.2 浮点乘法、除法运算 56
2.6.3 浮点运算流水线 58
2.6.4 浮点运算器实例 61
本章小结 63
习题 63
第三章 内部存储器 65
3.1 存储器概述 65
3.1.1 存储器的分类 65
3.1.2 存储器的分级 66
3.1.3 主存储器的技术指标 66
3.2 SRAM存储器 67
3.2.1 基本的静态存储元阵列 67
3.2.2 基本的SRAM逻辑结构 68
3.2.3 读／写周期波形图 69
3.3 DRAM存储器 70
3.3.1 DRAM存储位元的记忆原理 70
3.3.2 DRAM芯片的逻辑结构 71
3.3.3 读／写周期、刷新周期 72
3.3.4 存储器容量的扩充 73
3.3.5 高级的DRAM结构 75
3.3.6 DRAM主存读／写的正确性校验 79
3.4 只读存储器和闪速存储器 80
3.4.1 只读存储器ROM 80
3.4.2 FLASH存储器 83
3.5 并行存储器 86
3.5.1 双端口存储器 86
3.5.2 多模块交叉存储器 89
3.6 cache存储器 92
3.6.1 cache基本原理 92
3.6.2 主存与cache的地址映射 94
3.6.3 替换策略 98
3.6.4 cache的写操作策略 99
3.6.5 Pentium 4的cache组织 100
本章小结 101
习题 101
第四章 指令系统 103
4.1 指令系统的发展与性能要求 103
4.1.1 指令系统的发展 103
4.1.2 对指令系统性能的要求 104
4.1.3 低级语言与硬件结构的关系 104
4.2 指令格式 105
4.2.1 操作码 105
4.2.2 地址码 106
4.2.3 指令字长度 107
4.2.4 指令助记符 107
4.2.5 指令格式举例 108
4.3 操作数类型 110
4.3.1 一般的数据类型 110
4.3.2 Pentium数据类型 110
4.3.3 Power PC数据类型 111
4.4 指令和数据的寻址方式 111
4.4.1 指令的寻址方式 112
4.4.2 操作数基本寻址方式 112
4.4.3 寻址方式举例 116
4.5 典型指令 119
4.5.1 指令的分类 119
4.5.2 基本指令系统的操作 121
4.5.3 精简指令系统 121
本章小结 124
习题 125
第五章 中央处理机 127
5.1 CPU的功能和组成 127
5.1.1 CPU的功能 127
5.1.2 CPU的基本组成 127
5.1.3 CPU中的主要寄存器 128
5.1.4 操作控制器与时序产生器 130
5.2 指令周期 130
5.2.1 指令周期的基本概念 130
5.2.2 MOV指令的指令周期 132
5.2.3 LAD指令的指令周期 134
5.2.4 ADD指令的指令周期 135
5.2.5 STO指令的指令周期 135
5.2.6 JMP指令的指令周期 137
5.2.7 用方框图语言表示指令周期 139
5.3 时序产生器和控制方式 141
5.3.1 时序信号的作用和体制 141
5.3.2 时序信号产生器 142
5.3.3 控制方式 144
5.4 微程序控制器 145
5.4.1 微程序控制原理 145
5.4.2 微程序设计技术 151
5.5 硬连线控制器 155
5.6 传统CPU 158
5.6.1 Intel 8088 CPU 158
5.6.2 IBM 370系列CPU 160
5.7 流水CPU 161
5.7.1 并行处理技术 161
5.7.2 流水CPU的结构 161
5.7.3 流水线中的主要问题 164
5.7.4 奔腾CPU 166
5.8 RISC CPU 171
5.8.1 RISC机器的特点 171
5.8.2 RISC CPU实例 172
5.9 多媒体CPU 175
5.9.1 多媒体技术的主要问题 175
5.9.2 MMX技术 176
5.9.3 动态执行技术 179
本章小结 180
习题 181
第六章 总线系统 184
6.1 总线的概念和结构形态 184
6.1.1 总线的基本概念 184
6.1.2 总线的连接方式 185
6.1.3 总线的内部结构 187
6.1.4 总线结构实例 188
6.2 总线接口 190
6.2.1 信息传送方式 190
6.2.2 总线接口的基本概念 191
6.3 总线的仲裁 193
6.3.1 集中式仲裁 193
6.3.2 分布式仲裁 195
6.4 总线的定时和数据传送模式 196
6.4.1 总线的定时 196
6.4.2 总线数据传送模式 198
6.5 HOST总线和PCI总线 199
6.5.1 多总线结构 199
6.5.2 PCI总线信号 200
6.5.3 总线周期类型 201
6.5.4 总线周期操作 202
6.5.5 总线仲裁 204
6.6 InfiniBand标准 204
6.6.1 InfiniBand的体系结构 204
6.6.2 InfiniBand的通信协议 205
本章小结 207
习题 207
第七章 外围设备 209
7.1 外围设备概述 209
7.1.1 外围设备的一般功能 209
7.1.2 外围设备的分类 209
7.2 磁盘存储设备 210
7.2.1 磁记录原理 210
7.2.2 磁盘的组成和分类 213
7.2.3 磁盘驱动器和控制器 214
7.2.4 磁盘上信息的分布 215
7.2.5 磁盘存储器的技术指标 216
7.3 磁盘存储设备的技术发展 218
7.3.1 磁盘cache 218
7.3.2 磁盘阵列RAID 218
7.3.3 可移动存储设备 219
7.4 磁带存储设备 220
7.5 光盘和磁光盘存储设备 221
7.5.1 光盘存储设备 221
7.5.2 磁光盘存储设备 223
7.6 显示设备 224
7.6.1 显示设备的分类与有关概念 224
7.6.2 字符／图形显示器 225
7.6.3 图像显示设备 227
7.6.4 VESA显示标准 228
7.7 输入设备和打印设备 230
7.7.1 输入设备 230
7.7.2 打印设备 232
本章小结 233
习题 234
第八章 输入输出系统 236
8.1 外围设备的速度分级与信息交换方式 236
8.1.1 外围设备的速度分级 236
8.1.2 信息交换方式 237
8.2 程序查询方式 239
8.3 程序中断方式 242
8.3.1 中断的基本概念 242
8.3.2 程序中断方式的基本I/O接口 244
8.3.3 单级中断 245
8.3.4 多级中断 247
8.3.5 中断控制器 250
8.3.6 Pentium中断机制 251
8.4 DMA方式 253
8.4.1 DMA的基本概念 253
8.4.2 DMA传送方式 254
8.4.3 基本的DMA控制器 256
8.4.4 选择型和多路型DMA控制器 258
8.5 通道方式 261
8.5.1 通道的功能 261
8.5.2 通道的类型 262
8.5.3 通道结构的发展 263
8.6 通用I/O标准接口 264
8.6.1 并行I/O标准接口SCSI 264
8.6.2 串行I/O标准接口IEEE1394 265
本章小结 268
习题 268
第九章 操作系统支持 271
9.1 操作系统概述 271
9.1.1 操作系统的概念 271
9.1.2 操作系统的功能 272
9.1.3 操作系统的特性及其需要解决的问题 273
9.1.4 操作系统的硬件环境 275
9.2 调度 277
9.2.1 进程 277
9.2.2 调度的层次 278
9.2.3 处理机调度的实现 279
9.3 存储管理 281
9.3.1 分区式存储管理 281
9.3.2 交换技术和分页技术 281
9.4 虚拟存储器 282
9.4.1 虚拟存储器的基本概念 282
9.4.2 页式虚拟存储器 284
9.4.3 段式虚拟存储器和段页式虚拟存储器 286
9.4.4 虚存的替换算法 289
9.5 存储保护 289
9.5.1 存储区域保护 290
9.5.2 访问方式保护 292
9.6 奔腾系列机的虚存组织 292
9.6.1 存储器模型 293
9.6.2 虚地址模式 293
9.6.3 分页模式下的地址转换 294
本章小结 295
习题 296
第十章 安腾高性能处理机体系结构 298
10.1 高性能处理机体系结构的演变 298
10.1.1 IA体系结构的历史演变 298
10.1.2 英特尔64位处理机的两种体系结构 299
10.2 安腾体系结构的基本设计思想 300
10.3 安腾指令系统结构 303
10.3.1 执行单元与指令类型 303
10.3.2 安腾寄存器结构 303
10.3.3 安腾指令格式 304
10.3.4 安腾汇编语言格式 306
10.4 指令级并行机制 307
10.4.1 推断执行技术 307
10.4.2 推测技术 310
10.5 双核安腾处理机的组成 313
10.5.1 双核安腾处理机的基本特性 313
10.5.2 双核安腾处理机的组织结构 314
本章小结 317
习题 318
第十一章 教学实验设计 320
11.1 教学实验仪器与测试工具 320
11.1.1 TEC-5数字逻辑与计算机组成实验系统 320
11.1.2 逻辑测试笔 322
11.2 TEC-5实验系统的模块结构 323
11.2.1 教学实验设计的基本理念 323
11.2.2 运算器模块 323
11.2.3 操作控制台模块 325
11.2.4 存储器模块 327
11.2.5 控制器模块 327
11.3 运算器组成实验 331
11.4 双端口存储器实验 334
11.5 数据通路实验 336
11.6 微程序控制器实验 338
11.7 CPU组成与指令周期实验 344
第十二章 课程综合设计 347
12.1 使用硬连线控制器的CPU设计 347
12.2 多功能ALU设计 351
12.3 含有阵列乘法器的ALU设计 351
12.4 RAM故障诊断设计 353
参考文献 355
附录A 《计算机组成原理》（第四版·立体化教材）配套教学设备 356
附录B “计算机组成原理”国家级精品课程建设经验 357