数字电路与逻辑设计pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

数字电路与逻辑设计PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　数字逻辑基础 1

1.1　引论 1

1.1.1 数字电路的由来及发展 1

1.1.2　模拟／数字信号 1

1.1.3 数字电路的特点 2

1.1.4 数字集成电路的分类 2

1.2　数制和编码 4

1.2.1 数制 4

1.2.2 不同数制间的转换 6

1.2.3 常用编码 9

1.3　逻辑代数 13

1.3.1 三种基本逻辑关系 13

1.3.2 复合逻辑关系 15

1.3.3　逻辑代数的基本公式、三个规则和常用公式 18

1.3.4 逻辑函数及其表示方法 21

1.3.5　逻辑函数的化简方法 28

习题 36

第2章　逻辑门电路 40

2.1　晶体三极管反相器 40

2.1.1 晶体三极管反相器的工作原理 40

2.1.2 晶体三极管反相器输出波形的改善 42

2.1.3 晶体管反相器的负载能力 44

2.2　TTL集成逻辑门 45

2.2.1　TTL与非门的典型电路及工作原理 46

2.2.2 TTL与非门的主要外特性及参数 48

2.2.3 TTL集成门电路使用注意事项 53

2.2.4　TTL与非门的改进电路 55

2.2.5 其他类型的TTL门电路 58

2.3　发射极耦合逻辑门（ECL） 60

2.3.1 电路的基本结构 61

2.3.2　ECL门的工作特点 62

2.4　MOS集成门 62

2.4.1 MOS反相器 63

2.4.2　NMOS门电路 64

2.4.3　CMOS门电路 66

2.4.4　CMOS集成电路使用注意事项 70

习题 72

第3章　组合逻辑电路 75

3.1　用传统方法分析和设计组合逻辑电路 75

3.1.1 组合逻辑电路分析 76

3.1.2　组合逻辑电路设计 78

3.2　中规模组合逻辑电路 85

3.2.1　编码器 85

3.2.2　译码器 89

3.2.3 数据选择器和数据分配器 97

3.2.4　运算电路（加法器） 101

3.2.5　数值比较器 104

3.2.6　奇偶校验器 107

3.3　用中规模集成器件实现组合逻辑电路 109

3.3.1 用数据选择器实现组合逻辑电路 109

3.3.2　用译码器实现组合逻辑电路 115

3.3.3 用全加器实现组合逻辑电路 116

3.4　组合逻辑电路中的竞争冒险现象 117

3.4.1 产生竞争冒险的原因 117

3.4.2 消除竞争冒险的方法 118

习题 119

第4章　集成触发器 123

4.1　基本RS触发器 123

4.2　钟控触发器 126

4.2.1 钟控RS触发器 126

4.2.2　钟控D触发器 127

4.2.3　钟控JK触发器 128

4.2.4 钟控T和T′触发器 129

4.2.5　锁存器 130

4.3　主从JK触发器 131

4.3.1 主从JK触发器的工作原理 131

4.3.2　主从JK触发器的一次翻转 132

4.4　边沿触发器 133

4.4.1 下降沿JK触发器 133

4.4.2 维持—阻塞D触发器 136

4.4.3　CMOS触发器 138

习题 140

第5章　时序逻辑电路 145

5.1　概述 145

5.1.1 时序逻辑电路的结构模型及特点 145

5.1.2 时序逻辑电路的类型 146

5.2　时序逻辑电路的分析 147

5.2.1 时序逻辑电路的分析步骤 147

5.2.2 常用时序逻辑电路分析 149

5.3　中规模时序电路 155

5.3.1　集成移位寄存器 155

5.3.2　集成计数器 161

5.4　时序逻辑电路的设计 172

5.4.1 采用中规模集成器件实现任意模值计数（分频）器 172

5.4.2 采用小规模器件设计时序逻辑电路的一般过程 178

5.4.3　采用小规模器件设计计数器 184

5.4.4　采用小规模器件设计序列信号发生器 190

习题 193

第6章　硬件描述语言（VHDL） 198

6.1　VHDL描述数字系统的基本方法 198

6.1.1　VHDL描述电路的基本方法 198

6.1.2　常量、变量和信号所描述的对象 200

6.1.3　数据类型 202

6.1.4　运算操作符 206

6.1.5　属性（attribute）描述 209

6.2　VHDL的基本设计单元 212

6.2.1 VHDL的基本设计单元组成 212

6.2.2　构造体的子结构描述 216

6.2.3 库和程序包的引用及配置 218

6.3　VHDL构造体的描述方式 221

6.3.1 构造体的行为描述方式 221

6.3.2　构造体的寄存器传输描述方式 223

6.3.3　构造体的结构描述方式 224

6.4　VHDL的主要描述语句 225

6.4.1　顺序描述语句 225

6.4.2　并行描述语句 232

6.4.3　子程序 237

6.5　基本逻辑电路设计举例 242

6.5.1 常见组合逻辑电路的VHDL描述 243

6.5.2　常见时序逻辑电路的VHDL描述 247

6.5.3 状态机的设计实例 253

习题 257

第7章　半导体存储器和可编程逻辑器件 258

7.1　半导体存储器 258

7.1.1　半导体存储器的类型、特点和技术指标 258

7.1.2 顺序存储器（SAM） 259

7.1.3 只读存储器（ROM） 261

7.1.4　随机存储器（RAM） 266

7.2　可编程逻辑器件（PLD） 269

7.2.1　PLD的基本结构 271

7.2.2 可编程逻辑阵列（PLA） 273

7.2.3 可编程阵列逻辑（PAL） 275

7.2.4 通用阵列逻辑（GAL） 280

7.2.5 现场可编程阵列（FPGA） 285

习题 290

第8章　D/A和A/D转换 292

8.1　D/A转换器 292

8.1.1 R-2R T型电阻D/A转换器 293

8.1.2 集成D/A转换器 296

8.1.3　D/A转换器的主要参数 299

8.2　A/D转换器 301

8.2.1 A/D转换的基本原理 301

8.2.2　常见A/D转换的类型 303

8.2.3 集成A/D转换器 305

8.2.4　A/D转换器的主要参数 307

习题 309

第9章　脉冲电路 311

9.1　概述 311

9.1.1　脉冲电路概念 311

9.1.2　脉冲信号 311

9.1.3　555定时器 312

9.2　施密特触发器 314

9.2.1　555定时器构成的施密特触发器 314

9.2.2　集成施密特触发器 315

9.2.3　施密特触发器应用 317

9.3　单稳态触发器 318

9.3.1　555定时器构成的单稳态触发器 318

9.3.2　集成单稳态触发器 319

9.3.3 单稳态触发器的应用 321

9.4　多谐振荡器 322

9.4.1　555定时器构成的多谐振荡器 323

9.4.2　石英晶体振荡器 324

习题 326

附录A　常用基本逻辑单元国标符号与非国标符号对照表 328

附录B　半导体集成电路型号命名法 331

附录C　常用中、小规模集成电路产品型号索引 333

参考文献 340