数字逻辑电路分析与设计教程 第2版pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

数字逻辑电路分析与设计教程 第2版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数字电路基础 1

1.1 数字信号与数字电路 1

1.1.1 数字信号 1

1.1.2 数字电路 3

1.2 数值 3

1.2.1 各种进制的表示 3

1.2.2 各种进制之间的转换 4

1.3 二值编码 6

1.3.1 带符号数的表示 6

1.3.2 常用的二-十进制码 8

1.3.3 n位十进制数的BCD码表示及8421 BCD码的加/减法 9

1.4 逻辑关系 10

1.4.1 基本逻辑关系 11

1.4.2 复合逻辑关系 13

1.5 逻辑关系与数字电路 14

习题1 17

第2章 逻辑函数与组合电路基础 18

2.1 逻辑代数 18

2.1.1 逻辑代数的基本公式 18

2.1.2 逻辑代数的基本规则 19

2.1.3 逻辑函数的公式法化简 20

2.2 逻辑函数的标准形式 21

2.2.1 最小项与最小项表达式 21

2.2.2 最大项与最大项表达式 23

2.2.3 最小项与最大项的关系 24

2.3 卡诺图及其化简 24

2.3.1 卡诺图 24

2.3.2 逻辑函数与卡诺图 25

2.3.3 用卡诺图化简逻辑函数 27

2.3.4 对具有无关项的逻辑函数的化简 29

2.4 组合电路的设计基础 30

2.4.1 编码器的设计 31

2.4.2 译码器的设计 33

2.4.3 数据选择器的设计 34

2.4.4 数值比较器的设计 34

2.4.5 2位加法器的设计 35

习题2 36

第3章 组合逻辑电路设计 38

3.1 集成逻辑电路的电气特性 38

3.1.1 集成电路的主要电气指标 39

3.1.2 逻辑电路的输出结构 42

3.1.3 芯片使用中注意的问题 44

3.1.4 正、负逻辑极性 45

3.1.5 常用门电路 46

3.2 常用组合逻辑模块 47

3.2.1 4位并行加法器 47

3.2.2 数值比较器 50

3.2.3 译码器 52

3.2.4 数据选择器 57

3.2.5 总线收发器 61

3.3 应用实例 62

3.4 险象与竞争 70

3.4.1 险象的分类 70

3.4.2 不考虑延迟时的电路输出 71

3.4.3 逻辑险象及其消除 71

3.4.4 功能险象 74

3.4.5 动态险象 75

习题3 77

第4章 时序电路基础 85

4.1 集成触发器 85

4.1.1 基本RS触发器 85

4.1.2 钟控RS触发器 88

4.1.3 D触发器 90

4.1.4 JK触发器 91

4.2 触发器的应用 92

4.2.1 D触发器的应用 92

4.2.2 JK触发器的应用 95

4.2.3 异步计数器 95

4.3 同步时序逻辑电路 97

4.3.1 时序逻辑电路的基本概念 97

4.3.2 米里型电路的分析举例 98

4.3.3 莫尔型电路分析举例 101

4.3.4 自启动 102

4.4 集成计数器及其应用 104

4.4.1 集成计数器 105

4.4.2 任意模计数器 107

4.4.3 计数器的扩展 109

4.4.4 集成计数器应用举例 110

4.5 集成移位寄存器及其应用 113

4.5.1 集成移位寄存器 113

4.5.2 移位型计数器 114

4.5.3 移位寄存器在数据转换中的应用 115

习题4 117

第5章 同步时序电路和数字系统设计 129

5.1 同步时序电路的基本设计方法 129

5.1.1 原始状态图和状态表的建立 129

5.1.2 用触发器实现状态分配 133

5.1.3 导出触发器的激励方程和输出方程 134

5.2 用“触发器组合状态法”设计同步时序逻辑电路 135

5.2.1 写出编码状态表 135

5.2.2 化简触发器激励函数的卡诺图 136

5.2.3 画出逻辑图 136

5.3 用“触发器直接状态法”设计同步时序逻辑电路 137

5.3.1 触发器状态的直接分配 138

5.3.2 做出逻辑次态表 138

5.3.3 导出各触发器的激励方程和电路的输出方程 139

5.3.4 画出逻辑图 139

5.4 同步时序电路中的时钟偏移 140

5.4.1 时钟偏移现象 140

5.4.2 时钟偏移的后果 140

5.4.3 防止时钟偏移的方法 141

习题5 141

第6章 集成ADC和DAC的基本原理与结构 144

6.1 集成数模转换器 144

6.1.1 二进制权电阻网络DAC 145

6.1.2 二进制T形电阻网络DAC 147

6.2 DAC的主要技术参数 149

6.2.1 最小输出电压和满量程输出电压 149

6.2.2 分辨率 149

6.2.3 转换误差和产生原因 150

6.2.4 DAC的建立时间 150

6.3 集成模数转换器 151

6.3.1 ADC的处理过程 151

6.3.2 并行型ADC 154

6.3.3 逐次比较逼近型ADC 156

6.3.4 双积分型ADC 158

6.4 ADC的主要技术参数 160

习题6 161

第7章 可编程逻辑器件及其应用基础 166

7.1 PLD的基本原理 166

7.1.1 PLD的基本组成 168

7.1.2 PLD的编程和阵列结构 168

7.1.3 PLD的逻辑符号 170

7.2 只读存储器 172

7.2.1 ROM的组成原理 172

7.2.2 ROM在组合逻辑设计中的应用 173

7.3 可编程逻辑阵列 175

7.3.1 组合逻辑PLA电路 175

7.3.2 时序逻辑PLA电路 176

习题7 177

第8章 硬件描述语言基础 178

8.1 硬件描述语言概述 178

8.2 VHDL语言描述数字系统的基本方法 179

8.2.1 VHDL库和包 180

8.2.2 实体描述语句 181

8.2.3 结构体描述 182

8.3 VHDL中的赋值、判断和循环语句 186

8.3.1 信号和变量的赋值语句 186

8.3.2 IF-ELSE语句 186

8.3.3 CASE语句 187

8.3.4 LOOP语句 187

8.3.5 NEXT、EXIT语句 188

8.4 进程语句 188

8.5 VHDL设计组合逻辑电路举例 190

8.6 VHDL设计时序逻辑电路举例 200

8.6.1 时钟信号的描述 200

8.6.2 触发器的同步和非同步复位的描述 200

习题8 207

主要参考文献 211