Verilog HDL数字集成电路设计原理与应用pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

Verilog HDL数字集成电路设计原理与应用PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 Verilog HDL数字集成电路设计方法概述 1

1.1 数字集成电路的发展和设计方法的演变 1

1.2 硬件描述语言 3

1.3 Verilog HDL的发展和国际标准 3

1.4 Verilog HDL和VHDL 5

1.5 Verilog HDL在数字集成电路设计中的优点 6

1.6 功能模块的可重用性 8

1.7 IP核和知识产权保护 9

1.8 Verilog HDL在数字集成电路设计流程中的作用 10

本章小结 11

思考题和习题 11

第2章 Verilog HDL基础知识 12

2.1 Verilog HDL的语言要素 12

2.1.1 空白符 12

2.1.2 注释符 12

2.1.3 标识符和转义标识符 13

2.1.4 关键字 13

2.1.5 数值 14

2.2 数据类型 16

2.2.1 物理数据类型 17

2.2.2 连线型和寄存器型数据类型的声明 19

2.2.3 存储器型 20

2.2.4 抽象数据类型 21

2.3 运算符 22

2.3.1 算术运算符 23

2.3.2 关系运算符 24

2.3.3 相等关系运算符 25

2.3.4 逻辑运算符 26

2.3.5 按位运算符 26

2.3.6 归约运算符 27

2.3.7 移位运算符 28

2.3.8 条件运算符 28

2.3.9 连接和复制运算符 29

2.4 模块 30

2.4.1 模块的基本概念 30

2.4.2 端口 31

本章小结 32

思考题和习题 32

第3章 Verilog HDL程序设计语句和描述方式 34

3.1 数据流建模 34

3.2 行为级建模 36

3.2.1 过程语句 37

3.2.2 语句块 40

3.2.3 过程赋值语句 42

3.2.4 过程连续赋值语句 46

3.2.5 条件分支语句 48

3.2.6 循环语句 52

3.3 结构化建 55

3.3.1 模块级建模 55

3.3.2 门级建模 62

3.3.3 开关级建模 64

本章小结 66

思考题和习题 66

第4章 Verilog HDL数字逻辑电路设计方法 68

4.1 Verilog HDL的设计思想和可综合特性 68

4.2 组合电路的设计 71

4.2.1 数字加法器 73

4.2.2 数据比较器 76

4.2.3 数据选择器 77

4.2.4 数字编码器 78

4.2.5 数字译码器 83

4.2.6 奇偶校验器 85

4.3 时序电路的设计 86

4.3.1 触发器 92

4.3.2 计数器 94

4.3.3 移位寄存器 95

4.3.4 序列信号发生器 96

4.4 有限同步状态机 100

本章小结 110

思考题和习题 110

第5章 仿真验证与Testbench编写 113

5.1 Verilog HDL电路仿真和验证概述 113

5.2 Verilog HDL测试程序设计基础 114

5.2.1 Testbench及其结构 114

5.2.2 测试平台举例 117

5.2.3 Verilog HDL仿真结果确认 120

5.2.4 Verilog HDL仿真效率 121

5.3 与仿真相关的系统任务 122

5.3.1 $display和$write 122

5.3.2 $monitor和$strobe 124

5.3.3 $time和$realtime 127

5.3.4 $finish和$stop 128

5.3.5 $readmemh和$readmemb 129

5.3.6 $random 130

5.3.7 值变转储文件系统任务 131

5.4 信号时间赋值语句 135

5.4.1 时间延迟的语法说明 136

5.4.2 时间延迟的描述形式 136

5.4.3 边沿触发事件控制 141

5.4.4 电平敏感事件控制 144

5.5 任务和函数 145

5.5.1 任务 145

5.5.2 函数 149

5.5.3 任务与函数的区别 153

5.6 典型测试向量的设计 153

5.6.1 变量初始化 153

5.6.2 数据信号测试向量的产生 154

5.6.3 时钟信号测试向量的产生 155

5.6.4 总线信号测试向量的产生 157

5.7 用户自定义元件模型 159

5.7.1 UDP的定义与调用 159

5.7.2 UDP应用实例 161

5.8 基本门级元件和模块的延时建模 163

5.8.1 门级延时建模 163

5.8.2 模块延时建模 167

5.8.3 与时序检查相关的系统任务 170

5.9 编译预处理语句 171

5.9.1 宏定义 171

5.9.2 文件包含处理 173

5.9.3 仿真时间标度 174

5.9.4 条件编译 175

5.9.5 其它语句 176

5.10 Verilog HDL测试方法简介 176

本章小结 177

思考题和习题 177

第6章 Verilog HDL高级程序设计举例 181

6.1 数字电路系统设计的层次化描述方法 181

6.2 典型电路设计 185

6.2.1 加法器树乘法器 185

6.2.2 Wallace树乘法器 188

6.2.3 复数乘法器 191

6.2.4 FIR滤波器的设计 192

6.2.5 片内存储器的设计 195

6.2.6 FIFO设计 200

6.2.7 键盘扫描和编码器 204

6.2.8 log函数的Verilog HDL设计 212

6.2.9 CORDIC算法的Verilog HDL实现 215

6.3 总线控制器设计 223

6.3.1 UART接口控制器 223

6.3.2 SPI接口控制器 227

本章小结 230

思考题和习题 231

第7章 仿真测试工具和综合工具 233

7.1 数字集成电路设计流程简介 233

7.1.1 设计规范 233

7.1.2 设计划分 234

7.1.3 设计输入 234

7.1.4 仿真 234

7.1.5 综合 235

7.1.6 适配布线 235

7.1.7 时序分析 235

7.1.8 物理验证 236

7.1.9 设计结束 236

7.2 测试和仿真工具 236

7.2.1 ModelSim的使用 237

7.2.2 NC-Verilog的使用 246

7.3 综合工具 249

7.3.1 Synplify的使用 249

7.3.2 Design Compiler的使用 255

7.4 布局布线工具及后仿真 260

7.4.1 工具简介 260

7.4.2 布局布线 262

7.4.3 后仿真 266

7.4.4 添加仿真库 269

7.5 Quartus Ⅱ 工具全流程应用 271

7.5.1 设计实现 272

7.5.2 仿真验证 275

7.5.3 编程与配置 278

本章小结 281

思考题和习题 281

第8章 设计与验证语言的发展趋势 283

本章小结 287

思考题和习题 287

参考文献 288