EDA技术及其应用pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

EDA技术及其应用PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 概述 1

EDA技术 1

EDA技术应用对象 2

VHDL 4

EDA的优势 5

面向FPGA的EDA开发流程 6

设计输入 6

综合 7

适配（布线布局） 8

仿真 8

PLD 9

PLD的分类 9

PROM可编程原理 10

GAL 11

CPLD的结构与可编程原理 12

FPGA的结构与工作原理 14

查找表逻辑结构 14

FPGA的结构与原理 15

硬件测试技术 18

内部逻辑测试 18

JTAG边界扫描测试 19

FPGA／CPLD产品概述 19

Altera公司FPGA和CPLD器件系列 19

Lattice公司CPLD器件系列 21

Xilinx公司FPGA和CPLD器件系列 21

编程与配置 22

FPGA配置器件 23

Quartus II 23

IP核 25

EDA的发展趋势 25

第2章 Quartus II设计向导 27

原理图输入设计方法的特点 27

原理图输入方式设计初步 28

建立工作库文件夹和编辑设计文件 28

创建工程 30

功能分析 32

编译前设置 33

全程编译 35

功能测试 36

引脚设置和下载 39

引脚锁定 40

配置文件下载 42

AS模式直接编程配置器件 43

JTAG间接模式编程配置器件 43

USB-Blaster编程配置器件使用方法 44

层次化设计 46

8位十进制计数器的设计 46

硬件测试与实验 49

8位十进制频率计设计 51

时序控制器设计 51

顶层电路设计与测试 52

习题 53

实验与实践 55

8位十进制频率计设计 55

用原理图输入法设计8位全加器 55

计时系统设计 56

数字系统设计 56

第3章 宏功能模块应用 57

流水线乘法累加器设计 57

电路结构与工作原理 57

电路结构与工作原理 58

电路时序仿真与测试 62

逻辑数据采样电路设计 64

在系统存储器数据读写编辑器应用 70

简易正弦信号发生器设计 73

工作原理 74

定制初始化数据文件 74

定制LPM元件 76

完成顶层设计 78

嵌入式逻辑分析仪使用方法 80

SignalTap Ⅱ一般使用方法和实例 80

编辑SignalTap Ⅱ的触发信号 86

FIFO模块定制 88

嵌入式锁相环ALTPLL调用 89

建立嵌入式锁相环元件 89

测试锁相环 89

优化设计 92

流水线设计 92

寄存器平衡技术 93

时序设置与分析 94

时序约束设置 94

查看时序分析结果 97

习题 97

实验与实践 98

流水线乘法累加器设计 98

简易逻辑分析仪设计 98

简易正弦信号发生器设计 99

8位十六进制频率计设计 100

利用LPM- ROM设计乘法器 100

简易存储示波器设计 101

LPM- FIFO实验 102

第4章 应用VHDL设计数字系统 104

多路选择器的VHDL描述 104

多路选择器的VHDL描述 104

语句结构和语法说明 107

寄存器描述的VHDL程序 111

D触发器的描述 111

VHDL描述的语言现象说明 112

实现时序电路的不同表述 116

异步时序电路设计 119

1位全加器的VHDL描述 120

半加器描述 120

CASE语句 122

全加器描述和例化语句 124

计数器设计 125

4位二进制加法计数器设计 126

整数类型 127

计数器设计的其他表述方法 127

一般加法计数器设计 130

相关语法说明 131

程序分析 131

含并行置位的移位寄存器设计 133

基于Quartus Ⅱ的VHDL文本输入设计 134

建立工作库文件夹和编辑设计文件 135

创建工程 136

全程编译 136

时序仿真 137

应用RTL电路图观察器 137

硬件测试 138

习题 139

实验与实践 140

基于VHDL的组合电路的设计 140

时序电路的设计 141

含异步清零和同步时钟使能的加法计数器的设计 141

数控分频器的设计 142

乐曲硬件演奏电路设计 143

混合输入设计实验 148

第5章 VHDL设计技术深入 150

深入讨论数据对象 150

常量 150

变量 151

信号 151

进程中的信号与变量赋值 153

双向和三态电路信号赋值 161

三态门设计 161

双向端口设计 162

三态总线电路设计 164

IF语句概述 166

深入了解进程语句 169

进程语句格式 169

进程结构组成 170

进程要点 170

并行语句特点 173

仿真延时 174

固有延时 174

传输延时 175

仿真δ 176

实体与相关语句语法 176

实体语句结构 176

参数传递说明语句 177

参数传递映射语句 178

直接数字综合器（DDS）设计 179

习题 184

实验与实践 187

7段数码显示译码器设计 187

8位数码扫描显示电路设计 189

32位并进／并出移位寄存器设计 191

直接数字频率合成器（DDS）设计 191

数字移相信号发生器设计 191

第6章 实用状态机设计技术 194

有限状态机设计初步 194

为什么要使用状态机 194

数据类型定义语句 195

一般有限状态机的结构 196

Moore型有限状态机设计 200

多进程有限状态机 200

单进程Moore型有限状态机 204

Mealy型有限状态机设计 206

状态编码 209

状态位直接输出型编码 209

顺序编码 211

一位热码编码 212

非法状态处理 212

习题 214

实验与实践 216

序列检测器设计 216

ADC0809采样控制电路实现 217

基于0809的数据采集电路和简易存储示波器设计 217

基于5510／5651的数字存储示波器设计 220

VGA彩条信号显示控制器设计 221

附录EDA实验系统简介 226

实验电路结构图 227

GW48 EDA系统实验信号名与芯片引脚对照表 231

参考文献 233