数字集成电路物理设计pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

数字集成电路物理设计PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 集成电路物理设计方法 1

1.1数字集成电路设计挑战 1

1.2数字集成电路设计流程 2

展平式物理设计 6

硅虚拟原型设计 7

层次化物理设计 7

1.3数字集成电路设计收敛 9

时序收敛 10

功耗分析 10

可制造性分析 12

1.4数字集成电路设计数据库 12

数据库的作用与结构 13

数据库的应用程序接口 14

数据库与参数化设计 14

1.5总结 15

习题 15

参考文献 15

第2章 物理设计建库与验证 17

2.1集成电路工艺与版图 17

CMOS集成电路制造工艺简介 17

CMOS器件的寄生闩锁效应 21

版图设计基础 23

2.2设计规则检查 25

版图设计规则 25

DRC的图形运算函数 27

DRC在数字IC中的检查 28

2.3电路规则检查 28

电路提取与比较 29

电气连接检查 29

器件类型和数目及尺寸检查 30

LVS在数字IC中的检查 30

2.4版图寄生参数提取与设计仿真 32

版图寄生参数提取 32

版图设计仿真 32

2.5逻辑单元库的建立 33

逻辑单元类别 34

逻辑单元电路 35

物理单元建库与数据文件 39

时序单元建库与数据文件 43

工艺过程中的天线效应 51

2.6总结 53

习题 54

参考文献 54

第3章 布图规划和布局 56

3.1布图规划 56

布图规划的内容和目标 57

I／O接口单元的放置与供电 58

布图规划方案与延迟预估 61

模块布放与布线通道 65

3.2电源规划 67

电源网络设计 68

数字与模拟混合供电 75

时钟网络 76

多电源供电 76

3.3布局 78

展平式布局 78

层次化布局 79

布局目标预估 80

标准单元布局优化算法 82

3.4扫描链重组 83

扫描链定义 83

扫描链重组 84

3.5物理设计网表文件 88

设计交换格式文件 88

其他物理设计文件 88

3.6总结 89

习题 89

参考文献 90

第4章 时钟树综合 93

4.1时钟信号 93

系统时钟与时钟信号的生成 93

时钟信号的定义 95

时钟信号延滞 97

时钟信号抖动 98

时钟信号偏差 99

4.2时钟树综合方法 100

时钟树综合与标准设计约束文件 100

时钟树结构 103

时钟树约束文件与综合 104

4.3时钟树设计策略 105

时钟树综合策略 105

时钟树案例 109

异步时钟树设计 112

锁存器时钟树 113

门控时钟 114

4.4时钟树分析 116

时钟树与时序分析 116

时钟树与功耗分析 118

时钟树与噪声分析 121

4.5总结 126

习题 126

参考文献 127

第5章 布线 128

5.1全局布线 128

全局布线目标 129

全局布线规划 129

5.2详细布线 129

详细布线目标 129

详细布线与设计规则 130

布线修正 134

5.3其他特殊布线 135

电源网络布线 135

时钟树布线 135

总线布线 135

实验布线 136

5.4布线算法 136

通道布线和面积布线 136

连续布线和多层次布线 137

模块设计和模块布线 137

5.5总结 138

习题 138

参考文献 139

第6章 静态时序分析 140

6.1延迟计算与布线参数提取 140

延迟计算模型 141

电阻参数提取 144

电容参数提取 146

电感参数提取 148

6.2寄生参数与延迟格式文件 148

寄生参数格式SPF文件 148

标准延迟格式SDF文件 150

SDF文件的应用 150

6.3静态时序分析 152

时序约束文件 152

时序路径与时序分析 153

时序分析特例 161

统计静态时序分析 163

6.4时序优化 165

造成时序违例的因素 165

时序违例的解决方案 165

原地优化 166

6.5总结 167

习题 167

参考文献 167

第7章 功耗分析 169

7.1静态功耗分析 169

反偏二极管泄漏电流 169

门栅感应漏极泄漏电流 170

亚阈值泄漏电流 170

栅泄漏电流 171

静态功耗分析 171

7.2动态功耗分析 171

开关功耗 171

短路功耗 173

动态功耗分析与总功耗 174

7.3电压降分析与电迁移分析 175

电压降与供电网络 175

电压降与封装 176

电压降与时序违例 177

电迁移与电流密度 179

7.4功耗分析数据与文件 180

功耗分析与功耗数据 181

电源网格视图库 182

通用功耗格式文件与应用 182

7.5总结 184

习题 184

参考文献 185

第8章 信号完整性分析 186

8.1信号串扰与功能故障 186

串扰的产生 186

噪声容限 187

8.2串扰信号分析 188

串扰分析 189

串扰与延迟 190

电压降与串扰 191

串扰与低功耗 192

串扰的多层次分析 192

8.3信号串扰预防与修复 193

串扰预防 193

串扰修复 193

虚拟串扰和靴值分析 194

8.4噪声数据库 195

噪声模型 195

噪声数据库 197

互连线噪声模型 198

8.5总结 199

习题 200

参考文献 200

第9章 低功耗设计技术与物理实施 201

9.1低功耗设计方案综述 201

低功耗设计方案的选择 201

低功耗设计代码编写 203

低功耗设计逻辑综合 204

低功耗设计测试 205

低功耗设计功能验证 206

9.2低功耗设计基本方法与物理实施 208

面积优化 208

多阈值电压技术 208

门控时钟 208

9.3低功耗设计先进方法与物理实施 209

多电源多电压技术 210

电源关断与状态保持电源门控技术 212

动态电压与频率调节技术 215

衬底偏置技术 216

9.4总结 217

习题 218

参考文献 218

第10章 芯片设计的最终验证与签核 220

10.1时序验证 220

反向标定 220

时序分析与功耗分析 221

时序分析与信号完整性分析 221

用MMMC做时序验证的方法 222

用MMMC做时序验证的实例 225

10.2物理验证与芯片组装 228

设计规则检查 228

光刻检查与可制造性设计 229

电路检查 229

芯片集成 229

10.3逻辑等效验证与ECO 230

形式验证 231

逻辑等效验证 231

验证与ECO 231

10.4数据交换及检查 232

数据交换 232

检查内容及方法 233

10.5总结 233

习题 233

参考文献 234

附录 235

附录1 集成电路物理设计常用文档总介 235

附录2 VHDL句法简介 236

附录3 Verilog HDL句法简介 237

附录4 VCD文档简介 238

附录5 SDC文档简介 239

附录6 GDSII文档简介 241

附录7 LEF文档简介 243

附录8 Liberty文档简介 248

附录9 DEF文档简介 255

附录10 ADSPF文档简介 259

附录IO BRSPF文档简介 261

附录10 CSPEF文档简介 263

附录11 SDF文档简介 267

附录12 CPF文档简介 270

附录13 TCF文档简介 271

附录14 TWF文档简介 273

附录15 集成电路设计常用国际单位制 274

附录16 国际单位制（SI）前缀 275

参考文献 275

索引 276