Verilog数字VLSI设计教程pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

Verilog数字VLSI设计教程PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第0章 概述 1

0.1课程描述 1

0.2如何使用本书 1

0.3参考文献 3

0.4推荐的互动Verilog教程 5

第1章 Verilog入门 6

1.1练习1 6

1.2 Verilog矢量 16

1.3练习2：操作数 18

1.4小结 19

阅读Palnitkar （2003）可选） 21

第2章 Verilog基础知识1 22

2.1更多的语言结构 22

2.2练习3：参数和转换 28

2.3过程控制 30

2.4练习4：非阻塞控制 35

阅读Palnitkar （2003）（可选） 39

第3章 Verilog基础知识2 40

3.1线型，仿真和扫描 40

3.2练习5：简单的扫描 48

阅读Palnitkar （2003）（可选） 53

第4章 锁相环和串行／解串器入门 54

4.1锁相环和串行／解串器工程 54

4.2练习6： PLL时钟 62

第5章 存储与数组 71

5.1数据存储与Verilog数组 71

5.2练习7：存储器 80

阅读Palnitkar （2003）（可选） 83

第6章 计数器 84

6.1计数器的类型与结构 84

6.2练习8：计数器 89

阅读Palnitkar （2003）（可选） 92

第7章 强度和竞争 93

7.1竞争和操作符的优先级 93

7.2数字基础：三态缓冲和解码器 99

7.3练习9：强度和竞争 100

7.4接着讨论PLL和串行／解串器 105

7.5练习10： PLL行为级锁定 114

阅读Palnitkar （2003）（可选） 116

第8章 状态机和FIFO 117

8.1状态机和FIFO设计 117

8.2练习11： FIFO 130

阅读Palnitkar （2003）（可选） 133

第9章 事件 134

9.1上升-下降延迟和事件计划 134

9.2练习12：计划 141

阅读Palnitkar （2003）（可选） 145

第10章 内建器件 146

10.1内建的门及线型 146

10.2练习13：网表 151

阅读Palnitkar （2003）可选） 153

第11章 顺序控制和并发 154

11.1顺序控制和并发 154

11.2练习14：并行 163

阅读Palnitkar （2003）可选） 165

第12章 层次和generate 166

12.1层次命名和generate块 166

12.2练习15： generate 175

阅读Palnitkar （2003）可选） 179

第13章 函数、任务和串并转换 180

13.1串并转换 180

13.2练习前预习：解串器 182

13.3练习16：串并转换 185

第14章 UDP和开关级模型 189

14.1用户定义原语、时序参数和开关级模型 189

14.2练习17：元件 196

阅读Palnitkar （2003）（可选） 200

第15章 参数和层次 201

15.1参数的类型与模块连接 201

15.2练习18：连线 203

15.3层次命名和设计划分 207

15.4练习19：层次 211

第16章 配置和时序 214

16.1 Verilog的配置 214

16.2时序弧和specify延迟 215

16.3练习20：时序 221

阅读Palnitkar （2003）（可选） 224

第17章 时序检查和断言 225

17.1时序检查和脉冲控制 225

17.2练习21：时序检查 233

阅读Palnitkar （2003）（可选） 236

第18章 解串器和升级PLL 237

18.1串行序列解串器 237

18.2重新设计PLL 238

18.3练习22：串行序列解串器 245

第19章 升级解串器 256

19.1并行解串器 256

19.2练习23：解串器 258

第20章 完成串行／解串器 273

20.1串行器和串行／解串器 273

20.2练习24：串行／解串器 274

第21章 可测性设计和全双工串行／解串器 283

21.1可测性设计 283

21.2练习25：扫描和BIST 289

21.3全双工串行／解串器的DFT 295

21.4练习26：测试SerDes 296

第22章 SDF 304

22.1 SDF反标 304

22.2练习27： SDF 305

第23章 Verilog语言总结 309

23.1 Verilog语言总结 309

23.2课后练习（继续完成练习23及以后的练习） 313

阅读Palnitkar （2003）（可选） 313

第24章 深亚微米的问题及其验证 314

24.1深亚微米的问题及其验证 314

24.2课后练习（继续完成练习23及以后的练习） 319

阅读Palnitkar （2003）可选） 319