逻辑设计基础 原书第5版pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

逻辑设计基础 原书第5版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录 1

译者序 1

前言 1

第1章 数制系统及其转换入门 1

1.1 数字系统与开关电路 3

1.2 数制系统及其转换 5

1.3 二进制运算 8

1.4 负数的表示 10

1.4.1 补码的加法 12

1.4.2 反码的加法 13

1.5 二进制编码 14

习题 17

第2章 布尔代数 19

2.1 简介 23

2.2 基本运算 24

2.3 布尔表达式及真值表 26

2.4 基本定理 27

2.5 交换律、结合律与分配律 29

2.6 化简定理 30

2.7 展开及因式分解 32

2.8 德摩根定律 34

习题 35

布尔代数的定律及定理 39

第3章 布尔代数（续） 41

3.1 表达式的展开及因式分解 44

3.2 异或与同或运算 46

3.3 蕴涵定理 48

3.4 开关表达式的代数化简 49

3.5 等式成立的证明 51

循序渐进练习 53

习题 55

第4章 布尔代数的应用、小项与大项展开式 59

4.1 文字描述向布尔等式的转换 63

4.2 用真值表设计组合逻辑 64

4.3 小项与大项展开式 65

4.4 通用的小项与大项展开式 68

4.5 不完全给定函数 70

4.6 真值表构建举例 72

4.7 二进制加法器与减法器的设计 74

习题 78

第5章 卡诺图 85

5.1 开关函数的最简形式 92

5.2 两变量卡诺图和三变量卡诺图 93

5.3 四变量卡诺图 97

5.4 用基本首要蕴涵项确定最简表达式 99

5.5 五变量卡诺图 104

5.6 卡诺图的其他应用 105

5.7 卡诺图的其他形式 107

循序渐进练习 108

习题 112

第6章 奎因-麦克拉斯基法 117

6.1 首要蕴涵项的确定 121

6.2 首要蕴涵项表 123

6.3 Petrick法 126

6.4 不完全给定函数的化简 127

6.5 采用代入变量的卡诺图化简 128

6.6 小结 129

循序渐进练习 130

习题 133

第7章 多级门电路／与非门和或非门 135

7.1 多级门电路 138

7.2 与非门和或非门 141

7.3 使用与非门和或非门的两级电路设计 143

7.4 使用与非门和或非门的多级电路设计 146

7.5 用门的替代符号转换电路 146

7.6 两级、多输出电路的设计 148

7.7 多输出与非门和或非门电路 152

习题 153

第8章 用门电路设计和仿真组合电路 157

8.1 复习组合电路的设计 159

8.2 使用有限扇入门设计电路 160

8.3 门延迟和时序图 162

8.4 组合电路中的冒险 163

8.5 逻辑电路的仿真与测试 166

习题 168

设计习题 170

第9章 多路选择器、译码器和可编程逻辑器件 175

9.1 简介 178

9.2 多路选择器 178

9.3 三态缓冲器 180

9.4 译码器和编码器 182

9.5 只读存储器 184

9.6.1 可编程逻辑阵列 188

9.6 可编程逻辑器件 188

9.6.2 可编程阵列逻辑 191

9.7 复杂可编程逻辑器件 193

9.8 现场可编程门阵列 194

习题 197

第10章 VHDL入门 201

10.1 组合逻辑电路的VHDL描述 204

10.2 多路选择器的VHDL模型 206

10.3 VHDL模型 208

10.4 信号与常量 212

10.5 数组 213

10.6 VHDL运算符 215

10.7 包与库 217

10.8 IEEE标准逻辑 218

10.9 VHDL代码的编译与仿真 220

习题 222

设计习题 224

第11章 锁存器与触发器 229

11.1 简介 232

11.2 S-R锁存器 233

11.3 门控D锁存器 236

11.4 边沿触发D触发器 237

11.5 S-R触发器 239

11.6 J-K触发器 240

11.7 T触发器 242

11.8 带有附加输入端的触发器 243

11.9 小结 244

习题 245

循序渐进练习 250

第12章 寄存器与计数器 253

12.1 寄存器和寄存器传输 256

12.2 移位寄存器 260

12.3 二进制计数器的设计 264

12.4 其他顺序的计数器 268

12.5 用S-R触发器和J-K触发器设计计数器 272

12.6 触发器输入方程的导出-小结 275

习题 278

第13章 时序电路分析 285

13.1 时序奇偶校验器 289

13.2 信号跟踪及时序图分析 291

13.3 状态转换表与状态转换图 294

13.4 时序电路的通用模型 300

循序渐进练习 303

习题 307

第14章 状态转换图与状态转换表的导出 313

14.1 序列检测器的设计 315

14.2 更复杂的设计问题 319

14.3 建立状态转换图的方法 323

14.4 串行数据代码的转换 327

14.5 字母数字状态转换图标注 330

循序渐进练习 332

习题 337

第15章 状态转换表的化简及状态赋值 343

15.1 冗余状态的消除 349

15.2 等价状态 351

15.3 用蕴涵表确定状态的等价 352

15.4 等价的时序电路 355

15.5 不完全给定的状态转换表 356

15.6 触发器输入方程式的导出 357

15.7 等价的状态赋值 360

15.8 状态赋值的方法 363

15.9 单跃变状态赋值的应用 367

习题 368

第16章 时序电路设计 377

16.1 时序电路设计方法小结 378

16.2 设计实例-代码转换器 379

16.3 迭代电路的设计 381

16.4 用ROM和PLA设计时序电路 385

16.5 用CPLD设计时序电路 388

16.6 用FPGA设计时序电路 391

16.7 时序电路的仿真与测试 393

16.8 计算机辅助设计概述 397

设计习题 399

补充习题 404

第17章 用于时序逻辑的VHDL 407

17.1 用VHDL进程建立触发器模型 410

17.2 用VHDL进程建立寄存器和计数器模型 413

17.3 用VHDL进程建立组合逻辑模型 417

17.4 时序机建模 419

17.5 VHDL代码的综合 424

17.6 更多关于进程和顺序语句的内容 427

习题 428

仿真习题 433

第18章 算术运算电路 435

18.1 带累加器的串行加法器 436

18.2 并行乘法器的设计 439

18.3 二进制除法器的设计 443

循序渐进练习 447

习题 450

第19章 使用SM图的状态机设计 457

19.1 状态机流程图 458

19.2 SM图的推导 462

19.3 SM图的实现 467

习题 471

第20章 用于数字系统设计的VHDL 475

20.1 串行加法器的VHDL代码 477

20.2 二进制乘法器的VHDL代码 478

20.3 二进制除法器的VHDL代码 487

20.4 掷骰子游戏模拟器的VHDL代码 488

20.5 要点总结 491

习题 492

实验设计习题 494

附录A MOS及CMOS逻辑 497

附录B VHDL语言小结 503

附录C 定理的证明 509

附录D 国内外逻辑门图形符号对照 511

参考文献 513

部分学习指导与习题的答案 515