图书介绍
高速数字系统设计 互连理论和设计实践手册 a handbook of interconnect theory and design practicespdf电子书版本下载
- （美）Stephen H. Hall，（美）Garrett W. Hall，（美）James A. McCall著；伍微等译 著
- 出版社： 北京：机械工业出版社
- ISBN：7111168224
- 出版时间：2005
- 标注页数：244页
- 文件大小：23MB
- 文件页数：254页
- 主题词：数字系统－系统设计－高等学校－教学参考资料
PDF下载
下载说明
高速数字系统设计 互连理论和设计实践手册 a handbook of interconnect theory and design practicesPDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 互连设计的重要性 1
1.1 基础 1
1.2 过去和未来 3
第2章 理想传输线基本原理 5
2.1 PCB或MCM上的传输线结构 5
2.2 波的传播 6
2.3 传输线参数 6
2.3.1 特征阻抗 7
2.3.2 传播速度、时间和距离 9
2.3.3 SPICE仿真中的等效电路模型 10
2.4 发送初始波和传输线反射 12
2.4.1 初始电波 12
2.4.2 多次反射 14
2.4.3 上升时间对反射的影响 20
2.4.4 电抗性负载的反射 21
2.4.5 消除反射的匹配方案 22
2.5 补充示例 25
2.5.1 问题 25
2.5.2 目标 25
2.5.3 计算PCB的横截面几何结构 25
2.5.4 计算传输延迟 26
2.5.5 确定接收端波形 27
2.5.6 创建等效电路 27
第3章 串扰 29
3.1 互感和互容 29
3.2 电感矩阵和电容矩阵 29
3.3 场仿真器 30
3.4 串扰感应噪声 31
3.5 用等效电路模型仿真串扰 35
3.6 串扰感应延迟时间和信号完整性变化 36
3.6.1 开关模式对传输线性能的影响 36
3.6.2 使用单线等效模型模拟多导线系统中的走线 40
3.7 串扰引起的阻抗变化 41
3.8 奇、偶模传输线对的匹配 43
3.8.1 Pi型匹配网络 44
3.8.2 T型匹配网络 45
3.9 串扰最小化设计 45
3.10 补充示例 46
3.10.1 问题 46
3.10.2 目标 47
3.10.3 计算串扰引起的阻抗变化和传播速度变化的最大值 47
3.10.4 判断串扰是否会导致误触发 48
第4章 非理想互连问题 51
4.1 传输线损耗 51
4.1.1 导线直流损耗 51
4.1.2 介质直流损耗 52
4.1.3 趋肤效应 52
4.1.4 与频率相关的介电损耗 60
4.2 介电常数的变化 62
4.3 走线弯曲 63
4.4 符号间干扰 65
4.5 90°转角效应 67
4.6 拓扑效应 68
第5章 连接器、封装和过孔 71
5.1 过孔 71
5.2 连接器 72
5.2.1 串联电感 73
5.2.2 并联电容 73
5.2.3 连接器串扰 73
5.2.4 电感耦合引起的连接器引脚场效应 74
5.2.5 EMI 76
5.2.6 连接器设计指南 76
5.3 芯片封装 78
5.3.1 常见的封装类型 78
5.3.2 创建封装模型 81
5.3.3 封装的影响 84
5.3.4 最佳引脚布局 88
第6章 非理想回路、同步开关噪声和功率传输 91
6.1 非理想电流回路 91
6.1.1 最小电感通路 91
6.1.2 信号通过地槽 92
6.1.3 切换参考面的信号 94
6.1.4 以电源或地为参考面的信号 95
6.1.5 其他非理想回路 98
6.1.6 差分信号 98
6.2 本地功率传输网络 99
6.2.1 高速I/O设计中求解本地去耦需求 100
6.2.2 系统级功率传输 102
6.2.3 选择去耦电容 104
6.2.4 功率传输系统的频率响应 105
6.3 SSO/SSN 105
第7章 缓冲器建模 109
7.1 模型分类 109
7.2 基本的CMOS输出缓冲器 110
7.2.1 基本操作 110
7.2.2 为CMOS缓冲器建立线性模型 114
7.2.3 为CMOS缓冲器建立行为模型 119
7.3 在饱和区中工作的输出缓冲器 121
7.4 小结 122
第8章 数字时序分析 123
8.1 公用时钟时序 123
8.2 源同步时序 127
8.2.1 源同步时序方程 128
8.2.2 根据眼图推导源同步时序方程 131
8.2.3 其他源同步方案 131
8.3 其他总线信号传输技术 132
8.3.1 时钟伴随 133
8.3.2 时钟嵌入 133
第9章 设计方法学 135
9.1 时序 135
9.1.1 最差情况时序表 136
9.1.2 统计时序表 138
9.2 时序度量、信号质量度量和测试负载 140
9.2.1 参考电压的不确定度 140
9.2.2 对参考负载进行仿真 140
9.2.3 延迟时间 143
9.2.4 延迟时间偏差 144
9.2.5 信号完整性 145
9.3 设计优化 147
9.3.1 图纸分析 147
9.3.2 制板分析 148
9.4 灵敏度分析 149
9.4.1 初步的趋势分析和显著性分析 150
9.4.2 有序参数扫描 154
9.4.3 解空间求解的第1阶段 155
9.4.4 解空间求解的第2阶段 157
9.4.5 解空间求解的第3阶段 159
9.5 设计指南 159
9.6 参数提取 160
9.7 在设计系统时应遵循的通用经验方法 160
第10章 辐射规范和系统噪声最小化 163
10.1 FCC辐射规范 163
10.2 辐射的物理原理 164
10.2.1 差模辐射 164
10.2.2 共模辐射 168
10.2.3 波阻抗 171
10.3 去耦与扼流 172
10.3.1 系统级高频去耦 173
10.3.2 扼流电缆、本地电源平面和本地地平面 176
10.3.3 低频去耦与地平面隔离 182
10.4 补充的PCB设计准则、封装须知与引脚布局 183
10.4.1 高速器件和高速走线的布局 183
10.4.2 串扰 183
10.4.3 引脚布局和封装选择 184
10.5 机箱设计 184
10.5.1 电磁屏蔽基本知识 184
10.5.2 孔径 186
10.5.3 谐振 189
10.6 时钟频谱扩展 190
第11章 高速测量技术 193
11.1 数字示波器 193
11.1.1 带宽 193
11.1.2 采样 194
11.1.3 其他效应 196
11.1.4 统计 197
11.2 时域反射计 197
11.2.1 TDR理论 198
11.2.2 测量要素 199
11.3 TDR的精度 201
11.3.1 入射寄生效应 202
11.3.2 探针类型 203
11.3.3 反射 204
11.3.4 接口传输损耗 204
11.3.5 电缆损耗 204
11.3.6 幅度漂移误差 205
11.4 阻抗测量 205
11.4.1 阻抗的精确测量 205
11.4.2 TDR阻抗分析中的测量区域 206
11.5 奇模阻抗和偶模阻抗 207
11.6 串扰噪声 208
11.7 传播速度 208
11.7.1 长度差分法 209
11.7.2 Y截距法 209
11.7.3 TDT法 209
11.8 矢量网络分析仪 210
11.8.1 S参数简介 211
11.8.2 仪器 211
11.8.3 单端口测量（Zo、L、C） 212
11.8.4 双端口测量（Td、衰减、串扰） 214
11.8.5 校准 217
11.8.6 单端口测量校准 218
11.8.7 双端口测量校准 218
11.8.8 校准验证 219
附录A 阻抗公式的其他特性 221
附录B GTL电流模式分析 223
附录C 数字信号的频域分量 229
附录D 有用的S参数变换 231
附录E 分贝的定义 235
附录F FCC辐射限制 237
参考书目 239
索引 241