扩频通信数字基带信号处理算法及其VLSI实现pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

扩频通信数字基带信号处理算法及其VLSI实现PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录 1

前言 1

第1章　绪论 1

1.1 引言 1

1.2　扩频通信的基本原理 2

1.2.1　理想通信系统的带宽和S/N的互换关系 3

1.2.2　潜在抗干扰理论 5

1.3　扩频通信中的基本参数 6

1.4　本书的结构 7

参考文献 9

第2章　伪噪声序列 10

2.1 引言 10

2.2.1　伪噪声序列的性质 11

2.2 伪噪声序列的性质及其产生 11

2.2.2　伪噪声序列的相关性 13

2.2.3　伪噪声序列的部分相关 15

2.3　m序列 16

2.3.1　m序列的性质 17

2.3.2　m序列相关函数的波形及功率谱 18

2.3.3　产生指定延迟的m序列及m序列的保密性研究 20

2.3.4　m序列的构造 23

2.4　Gold序列及其他伪噪声码序列 28

2.4.1　Gold序列 28

2.4.2　其他伪噪声序列 30

参考文献 32

3.2.1　一些基本公式 34

3.2　锁相环基本理论 34

3.1 引言 34

第3章　锁相环原理 34

3.2.2　环路等效噪声带宽 35

3.2.3　数字锁相环的基本理论 36

参考文献 44

第4章　数字下变频器 46

4.1 引言 46

4.2　扩频通信中ADC参数的选择 46

4.2.1　ADC量化效应 50

4.2.2　数的表示法及其在量化中的影响 51

4.2.3　量化bit数的性能分析 55

4.2.4 在DDC中ADC的选择原则 56

4.3　DDC的有效实现结构 57

4.3.1　数字混频器原理 58

4.3.2　同相（I）和正交（Q）的DDC实现结构 60

4.4　DDC的多速率采样处理 63

4.4.1　整数M倍抽取 63

4.4.2　CIC滤波器 65

4.5 采用CORDIC算法实现DDC 68

4.5.1　CORDIC运算器原理 69

4.5.2　CORDIC的VLSI结构 72

参考文献 78

第5章　直接数字频率合成器 81

5.1 引言 81

5.2　DDFS原理及其性能分析 81

5.2.1　直接数字频率合成器的工作原理 81

5.2.2　DDFS的杂散来源及其分布特性 83

5.2.3　改善DDFS杂散输出频谱的几种方法 88

5.2.4　DDFS的VLSI结构 91

5.3　基于Galois域的数字控制振荡器（NCO） 96

5.3.1　数字控制振荡器的数学原理 97

5.3.2　Galois域NCO的VLSI结构 102

参考文献 106

第6章　数字抑制载波跟踪环 109

6.1 引言 109

6.2　几种经典的载波跟踪环 110

6.2.1　抑制载波跟踪环的结构形式 110

6.2.2　松尾环的QPSK解调 113

6.2.3　16QAM解调环 118

6.2.4　通用载波恢复环 119

6.3.1　数字Costas环的功能部件及参数设计 122

6.3　数字Costas环的设计 122

6.3.2　数字Costas环的VLSI结构 133

参考文献 135

第7章　扩频码序列的捕获 136

7.1 引言 136

7.2　统计随机信号检测理论的简单回顾 137

7.2.1　Bayes和Neyman-Pearon假设检验 137

7.2.2　在加性高斯白噪声下对无衰落信号的非相干接收 138

7.2.3　吸收式Markov链和锁定检测理论 139

7.3　几种典型的PN码捕获算法 142

7.3.1　相干扩频通信的PN码捕获算法 144

7.3.2　非相干扩频通信的PN码并行捕获算法 151

7.3.3　减少剩余码相位偏移效应的PN码捕获算法 156

7.4　数字非相干混合并行捕获的VLSI结构 161

7.4.1　非相干混合并行捕获算法 162

7.4.2　非相干混合并行捕获算法映射至VLSI结构 167

7.5　PN码捕获系统的自适应门限算法 178

7.5.1　单个数据样本的门限计算 178

7.5.2　基于窗口计数器的自适应门限算法 182

7.5.3　利用瞬时标定功率的自适应门限算法 189

参考文献 191

第8章　数字延迟锁定跟踪环 196

8.1 引言 196

8.2　DLL基本原理 197

8.2.1　全时间非相干DLL跟踪 198

8.2.2　单△型抖动环（TDL）跟踪 202

8.3　关于PN码跟踪环性能的采样和量化效应分析 205

8.3.1　非等量采样 205

8.3.2　码跟踪环 206

8.3.3　环路分析 210

8.4　抗多径效应的PN码跟踪算法 212

8.4.1　算法的系统描述 212

8.4.2　优化滤波器的加权 213

8.5 数字非相干双△DLL跟踪算法及VLSI结构 216

8.5.1 非相干双△DLL跟踪算法描述 216

8.5.2　环路参数设计及部分单元部件的VLSI结构 220

8.5.3　数字式非相干双△DLL的VLSI结构 224

8.6 窄相关DLL原理及性能 225

8.6.1　窄相关DLL原理 227

8.6.2　窄相关DLL的统计特性分析 229

8.6.3　多径误差分析 230

参考文献 234