图书介绍
数字逻辑电路基础pdf电子书版本下载
- 江国强编著 著
- 出版社： 北京：电子工业出版社
- ISBN：9787121106729
- 出版时间：2010
- 标注页数：260页
- 文件大小：19MB
- 文件页数：272页
- 主题词：数字电路：逻辑电路－高等学校－教材
PDF下载
下载说明
数字逻辑电路基础PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 数制与编码 1
1.1 概述 1
1.1.1 模拟电子技术和数字电子技术 1
1.1.2 脉冲信号和数字信号 1
1.1.3 数字电路的特点 2
1.2 数制及其转换 2
1.3 编码 5
1.3.1 二-十进制编码 5
1.3.2 字符编码 6
本章小结 7
思考题和习题 7
第2章 逻辑代数和硬件描述语言基础 9
2.1 逻辑代数基本概念 9
2.1.1 逻辑常量和逻辑变量 9
2.1.2 基本逻辑和复合逻辑 9
2.1.3 逻辑函数的表示方法 13
2.1.4 逻辑函数的相等 15
2.2 逻辑代数的运算法则 16
2.2.1 逻辑代数的基本公式 16
2.2.2 逻辑代数的基本定理 16
2.2.3 逻辑代数的常用公式 17
2.2.4 异或运算公式 19
2.3 逻辑函数的表达式 19
2.3.1 逻辑函数常用表达式 19
2.3.2 逻辑函数的标准表达式 20
2.4 逻辑函数的简化法 22
2.4.1 逻辑函数简化的意义 22
2.4.2 逻辑函数的公式简化法 23
2.4.3 逻辑函数的卡诺图简化法 24
2.5 Verilog HDL基础 28
2.5.1 Verilog HDL设计模块的基本结构 29
2.5.2 Verilog HDL的词法 30
2.5.3 Verilog HDL的语句 36
2.5.4 不同抽象级别的Verilog HDL模型 41
本章小结 42
思考题和习题 43
第3章 门电路 45
3.1 概述 45
3.2 晶体二极管和三极管的开关特性 46
3.2.1 晶体二极管的开关特性 46
3.2.2 晶体三极管的开关特性 50
3.3 分立元件门 54
3.3.1 二极管与门 54
3.3.2 二极管或门 55
3.3.3 三极管非门 56
3.3.4 复合逻辑门 56
3.3.5 正逻辑和负逻辑 58
3.4 TTL集成门 58
3.4.1 TTL集成与非门 59
3.4.2 TTL与非门的外部特性 60
3.4.3 TTL与非门的主要参数 64
3.4.4 TTL与非门的改进电路 65
3.4.5 TTL其他类型的集成电路 66
3.4.6 TTL集成电路多余输入端的处理 68
3.4.7 TTL电路的系列产品 69
3.5 其他类型的双极型集成电路 69
3.5.1 ECL电路 69
3.5.2 I2L电路 70
3.6 MOS集成门 70
3.6.1 MOS管 70
3.6.2 MOS反相器 72
3.6.3 MOS门 74
3.6.4 CMOS门的外部特性 77
3.7 基于Verilog HDL的门电路设计 78
3.7.1 用assign语句建模方法实现门电路的描述 79
3.7.2 用门级元件例化建模方式来描述门电路 80
本章小结 81
思考题和习题 81
第4章 组合逻辑电路 85
4.1 概述 85
4.1.1 组合逻辑电路的结构和特点 85
4.1.2 组合逻辑电路的分析方法 85
4.1.3 组合逻辑电路的设计方法 86
4.2 若干常用的组合逻辑电路 90
4.2.1 算术运算电路 90
4.2.2 编码器 92
4.2.3 译码器 94
4.2.4 数据选择器 98
4.2.5 数值比较器 101
4.2.6 奇偶校验器 102
4.3 组合逻辑电路设计 104
4.3.1 采用中规模集成部件实现组合逻辑电路 104
4.3.2 基于Verilog HDL的组合逻辑电路的设计 109
4.4 组合逻辑电路的竞争-冒险现象 119
本章小结 121
思考题和习题 121
第5章 触发器 125
5.1 概述 125
5.2 基本RS触发器 125
5.2.1 由与非门构成的基本RS触发器 126
5.2.2 由或非门构成的基本RS触发器 127
5.3 钟控触发器 129
5.4 集成触发器 133
5.4.1 主从JK触发器 133
5.4.2 边沿JK触发器 135
5.4.3 维持-阻塞结构集成触发器 136
5.5 触发器之间的转换 137
5.6 基于Verilog HDL的触发器设计 139
5.6.1 基本RS触发器的设计 139
5.6.2 D锁存器的设计 140
5.6.3 D触发器的设计 141
5.6.4 JK触发器的设计 142
本章小结 143
思考题和习题 143
第6章 时序逻辑电路 146
6.1 概述 146
6.2 寄存器和移位寄存器 149
6.2.1 寄存器 149
6.2.2 移位寄存器 149
6.2.3 集成移位寄存器 151
6.3 计数器 153
6.3.1 同步计数器的分析 153
6.3.2 异步计数器的分析 156
6.3.3 集成计数器 160
6.4 时序逻辑电路的设计 163
6.4.1 同步计数器的设计 164
6.4.2 异步计数器的设计 167
6.4.3 移存型计数器的设计 170
6.4.4 一般同步时序逻辑电路的设计 173
6.5 基于Verilog HDL的时序逻辑电路的设计 175
6.5.1 数码寄存器的设计 175
6.5.2 移位寄存器的设计 177
6.5.3 计数器的设计 178
6.5.4 顺序脉冲发生器的设计 181
6.5.5 序列信号发生器的设计 182
6.5.6 序列信号检测器的设计 184
本章小结 184
思考题和习题 185
第7章 脉冲单元电路 188
7.1 概述 188
7.1.1 脉冲单元电路的分类、结构和波形参数 188
7.1.2 脉冲波形参数的分析方法 189
7.1.3 555定时器 189
7.2 施密特触发器 191
7.2.1 用555定时器构成施密特触发器 191
7.2.2 集成施密特触发器 193
7.3 单稳态触发器 194
7.3.1 用555定时器构成单稳态触发器 194
7.3.2 集成单稳态触发器 195
7.4 多谐振荡器 198
7.4.1 用555定时器构成多谐振荡器 198
7.4.2 用门电路构成多谐振荡器 200
7.4.3 石英晶体振荡器 201
7.4.4 用施密特电路构成多谐振荡器 201
本章小结 202
思考题和习题 202
第8章 数模和模数转换 204
8.1 概述 204
8.2 数模（D/A）转换 205
8.2.1 D/A转换器的结构 205
8.2.2 D/A转换器的主要技术指标 209
8.2.3 集成D/A转换器 210
8.3 模数（A/D）转换 211
8.3.1 A/D转换器的基本原理 212
8.3.2 A/D转换器的类型 214
8.3.3 A/D转换器的主要技术指标 218
8.3.4 集成A/D转换器 219
本章小结 220
思考题和习题 221
第9章 半导体存储器 222
9.1 概述 222
9.1.1 半导体存储器的结构 222
9.1.2 半导体存储器的分类 223
9.2 随机存储器 223
9.2.1 静态随机存储器（SRAM） 223
9.2.2 动态随机存储器（DRAM） 224
9.2.3 随机存储器的典型芯片 225
9.2.4 随机存储器的扩展 226
9.3 只读存储器 228
9.3.1 固定ROM 228
9.3.2 可编程只读存储器 229
9.3.3 可擦除可编程只读存储器 229
9.3.4 ROM的应用 230
9.3.5 可编程逻辑阵列PLA 231
9.4 基于Verilog HDL的存储器设计 232
9.4.1 RAM设计 232
9.4.2 ROM的设计 234
本章小结 235
思考题和习题 236
第10章 可编程逻辑器件 237
10.1 PLD的基本原理 237
10.1.1 PLD的分类 237
10.1.2 阵列型PLD 239
10.1.3 现场可编程门阵列（FPGA） 243
10.1.4 基于查找表（LUT）的结构 245
10.2 PLD的设计技术 247
10.2.1 PLD的设计方法 248
10.2.2 PLD的设计流程 248
10.2.3 在系统可编程技术 251
10.2.4 边界扫描技术 253
10.3 PLD的编程与配置 254
10.3.1 CPLD的ISP方式编程 255
10.3.2 使用PC的并口配置FPGA 256
本章小结 256
思考题和习题 257
附录A 国产半导体集成电路型号命名法（GB3430—82） 258
参考文献 260