数字逻辑电路设计pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

数字逻辑电路设计PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　数字系统与编码 1

1.1　数字系统中的进位制 1

1.1.1　数制 1

1.1.2　数制转换 4

1.2　数字系统中的编码 7

1.2.1　带符号数的代码表示 7

1.2.2　十进制数的二进制编码 11

1.2.3　可靠性编码 13

1.2.4　字符编码 18

1.3　小结 19

1.4　习题与思考题 19

第2章　门电路 21

2.1　数字信号基础 21

2.1.1　脉冲信号 21

2.1.2　逻辑电平与正、负逻辑 22

2.2　半导体器件的开关特性 22

2.2.1　二极管的开关特性 23

2.2.2　三极管的开关特性 24

2.2.3　MOS管的开关特性 27

2.3　基本逻辑门电路 28

2.3.1　与门、或门和非门 28

2.3.2　复合门 30

2.3.3　三态门与传输门 31

2.4　TTL集成门电路 32

2.4.1　数字集成电路的分类 32

2.4.2 TTL与非门 33

2.4.3　集电极开路的与非门 36

2.4.4　TTL门电路使用注意事项 36

2.5　CMOS集成门电路 37

2.5.1 CMOS非门 37

2.5.2　CMOS与非门 37

2.5.3　CMOS或非门 38

2.5.4 CMOS三态门 38

2.5.5　CMOS门电路的特点与使用注意事项 38

2.6 TTL电路与CMOS电路之间的接口电路 39

2.6.1 三极管组成的接口电路 39

2.6.2　其他接口电路 40

2.7　小结 40

2.8　习题与思考题 41

第3章　组合逻辑的分析与设计 43

3.1　逻辑代数基础 43

3.1.1　逻辑变量及基本逻辑运算 43

3.1.2　逻辑代数的基本公式、定理与规则 45

3.1.3　逻辑函数及其表达式 48

3.2　逻辑函数的化简 53

3.2.1　代数化简法 53

3.2.2　卡诺图化简法 55

3.2.3　列表化简法（Q-M法） 59

3.2.4　逻辑函数化简中两个实际问题 61

3.3　组合逻辑电路的分析 65

3.3.1　组合逻辑电路分析的一般方法 65

3.3.2　组合逻辑电路分析举例 66

3.4　组合逻辑电路的设计 68

3.4.1　组合逻辑电路设计的一般方法 68

3.4.2　组合逻辑电路设计中应考虑的问题 72

3.5　组合逻辑电路设计举例及其VHDL描述 76

3.5.1 VHDL概述 76

3.5.2　半加器和全加器的设计 87

3.5.3　BCD码编码器和七段显示译码器的设计 91

3.5.4　代码转换器的设计 96

3.6　组合逻辑电路中的竞争与险象 98

3.6.1　竞争与险象的产生 99

3.6.2　险象的分类 100

3.6.3　险象的判断 101

3.6.4　险象的消除 102

3.7　小结 104

3.8　习题与思考题 105

第4章　触发器 112

4.1　双稳态触发器 112

4.1.1　RS触发器 112

4.1.2　JK触发器 116

4.1.3　D触发器 121

4.1.4　T触发器 122

4.1.5　触发器的时间参数 122

4.2　单稳态触发器 123

4.3　多谐振荡器 124

4.3.1　RC环形多谐振荡器 124

4.3.2　石英晶体构成的多谐振荡器 125

4.4　施密特触发器 126

4.5　小结 127

4.6　习题与思考题 128

第5章　时序逻辑的分析与设计 133

5.1　时序逻辑电路的结构与类型 133

5.1.1　Mealy型电路 134

5.1.2　Moore型电路 135

5.2　同步时序逻辑电路的分析 136

5.2.1 同步时序逻辑电路的分析方法 136

5.2.2　常用同步时序逻辑电路 143

5.3 同步时序逻辑电路的设计 157

5.3.1　建立原始状态表 157

5.3.2　状态表的化简 158

5.3.3　状态分配 163

5.3.4　求激励函数和输出函数 165

5.4　VHDL时序电路设计特点 167

5.4.1　电路的时钟控制 167

5.4.2　状态图的VHDL描述 169

5.5　同步时序逻辑电路设计举例 171

5.6　小结 180

5.7　习题与思考题 181

第6章　集成电路的逻辑设计与可编程逻辑器件 190

6.1　常用中规模通用集成电路 190

6.1.1　二进制并行加法器 191

6.1.2　译码器和编码器 196

6.1.3　多路选择器和多路分配器 207

6.1.4　数值比较器 214

6.1.5　奇偶发生／校验器 218

6.2　半导体存储器 220

6.2.1　概述 220

6.2.2　随机读写存储器 221

6.2.3　只读存储器ROM 228

6.3　可编程逻辑器件 235

6.3.1　PLD概述 235

6.3.2 可编程逻辑器件PROM 239

6.3.3 可编程逻辑阵列PLA 242

6.3.4　可编程阵列逻辑PAL 246

6.3.5 通用阵列逻辑GAL 252

6.4　小结 260

6.5　习题与思考题 261

第7章　高密度可编程器件 268

7.1　在系统可编程技术 268

7.2　ISP器件的结构与原理 269

7.3　在系统编程原理 278

7.3.1　ISP器件编程元件的物理布局 279

7.3.2　ISP编程接口 280

7.3.3　ISP器件的编程方式 281

7.4　FPGA器件 286

7.4.1 Xilinx XC4000 FPGA系列 287

7.4.2 XC4000系列FPGA的基本结构以及工作原理 288

7.4.3 XC4000系列FPGA的配置模式 296

7.4.4 XC4000系列FPGA的配置过程 299

7.4.5 Altera的FLEX10K系列器件 302

7.5　小结 309

7.6　习题与思考题 310

第8章　数字系统设计方法及实例分析 311

8.1　数字系统的基本概念及设计方法 311

8.1.1　数字系统的基本模型 311

8.1.2　数字系统设计的描述工具 312

8.1.3　数字系统设计方法 314

8.2　常用数字系统开发软件介绍 317

8.2.1 MAXPLUS Ⅱ 317

8.2.2 QUARTUS Ⅱ 328

8.3　数字电路基础实验举例 337

8.3.1　半加器和全加器的设计 337

8.3.2　四位全加器的设计 339

8.3.3　BCD码加法器的设计 339

8.3.4　7人表决电路的设计 340

8.3.5 同步十进制加法计数器74160的实现 341

8.3.6　1111序列检测器的设计 342

8.3.7　简易数字钟的设计 342

8.4　数字系统综合设计举例 342

8.4.1　多功能数字钟 342

8.4.2　交通灯控制器 345

8.4.3　电子密码锁的设计 347

8.5　小结 349

8.6　习题与思考题 349

参考文献 351