图书介绍
集成电路版图设计教程pdf电子书版本下载
- 曾庆贵，姜玉稀编著 著
- 出版社： 上海：上海科学技术出版社
- ISBN：9787547810361
- 出版时间：2012
- 标注页数：317页
- 文件大小：37MB
- 文件页数：325页
- 主题词：集成电路－设计－教材
PDF下载
下载说明
集成电路版图设计教程PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 半导体集成电路 1
1.1 集成电路的发明和发展 1
1.2 集成电路的分类 3
1.2.1 按器件结构类型分类 3
1.2.2 按电路功能分类 3
1.3 集成电路制造过程 4
1.3.1 设计 4
1.3.2 掩膜版制造 6
1.3.3 单晶材料 6
1.3.4 芯片制造 6
1.3.5 封装 7
1.3.6 检测 7
1.4 CMOS集成电路 7
1.4.1 CMOS数字电路 7
1.4.2 CMOS模拟电路 16
1.5 集成电路制造工艺 22
1.5.1 氧化 22
1.5.2 光刻和刻蚀 24
1.5.3 掺杂 26
1.5.4 淀积 29
1.5.5 接触与互连 30
1.5.6 CMOS工艺的主要流程 31
1.6 习题 34
第2章 UNIX操作系统和Cadence软件 36
2.1 UNIX操作系统基础 36
2.1.1 有关目录的操作 36
2.1.2 有关文件的操作 38
2.1.3 文件存取权限 41
2.1.4 命令处理 42
2.1.5 使用vi 43
2.1.6 Linux简介 49
2.2 Cadence软件 49
2.2.1 EDA厂商简介 49
2.2.2 Cadence软件概述 50
2.3 电路图的输入和编辑 54
2.3.1 建立新库 54
2.3.2 电路图编辑窗 56
2.3.3 电路图的输入 59
2.3.4 电路图的层次化设计 66
2.4 习题 69
第3章 Virtuoso版图编辑器 70
3.1 版图编辑器概述 70
3.1.1 建立版图库和版图单元 70
3.1.2 打开文件 75
3.1.3 对层选择窗进行设置 76
3.1.4 版图编辑窗 78
3.1.5 使用Option菜单进行版图编辑窗设置 84
3.2 版图的建立 87
3.2.1 设置输入层 87
3.2.2 屏幕显示画图区 88
3.2.3 建立几何图形 88
3.2.4 建立Instance 96
3.3 版图的编辑 97
3.3.1 设置层的可视性 97
3.3.2 测量距离或长度 98
3.3.3 图形显示 99
3.3.4 选择目标 99
3.3.5 改变图形的层次 101
3.3.6 加标记 102
3.4 习题 103
第4章 CMOS数字集成电路版图设计 105
4.1 MOS场效应晶体管的版图实现 105
4.1.1 单个MOS场效应晶体管的版图实现 105
4.1.2 MOS场效应晶体管阵列的版图实现 110
4.2 版图设计规则 112
4.2.1 概述 112
4.2.2 1.5 μm硅栅CMOS设计规则 113
4.3 CMOS数字电路基本单元的版图设计 116
4.3.1 反相器 116
4.3.2 传输门 122
4.4 棍棒图 123
4.5 CMOS数字电路版图设计实例 124
4.5.1 异或门 124
4.5.2 全加器 125
4.5.3 无置位端和复位端的D触发器 127
4.5.4 带复位端的D触发器 127
4.6 版图设计方法概述 128
4.6.1 版图设计方法 128
4.6.2 层次化设计简介 129
4.7 CMOS数字电路层次化设计实例 130
4.7.1 2输入多路选择器（mux2） 130
4.7.2 SRAM单元及阵列 133
4.8 常用版图设计技巧 135
4.9 习题 138
第5章 版图验证 139
5.1 概述 139
5.1.1 版图验证的项目 139
5.1.2 Cadence软件的版图验证工具 140
5.1.3 版图验证过程简介 141
5.2 运行Diva DRC 142
5.3 运行Dracula DRC 146
5.3.1 验证步骤 146
5.3.2 结果分析 149
5.4 运行Dracula LVS 154
5.4.1 LVS原理 154
5.4.2 运行过程 157
5.4.3 输出报告解读 160
5.4.4 错误的纠正 164
5.5 关于ERC 167
5.6 习题 168
第6章 版图验证规则文件的编写 170
6.1 Diva DRC验证规则文件的建立 170
6.1.1 Diva DRC规则文件简介 170
6.1.2 层操作命令的图文解释 173
6.1.3 Diva DRC命令 180
6.1.4 Diva DRC规则文件的举例 183
6.2 Dracula DRC规则文件 188
6.2.1 Dracula规则文件的结构 188
6.2.2 建立Dracula DRC规则文件 190
6.3 建立Dracula LVS规则文件 196
6.4 Dracula规则文件至Diva规则文件的转换 202
6.5 习题 203
第7章 外围器件及阻容元件版图设计 204
7.1 特殊尺寸器件的版图设计 204
7.1.1 大尺寸器件 204
7.1.2 倒比管 208
7.2 电阻、电容器及二极管的版图设计 209
7.2.1 MOS集成电路中的电阻 209
7.2.2 MOS集成电路中的电容器 211
7.2.3 集成电路中的二极管 215
7.2.4 CMOS工艺下的衬底PNP管 215
7.3 CMOS集成电路的静电放电保护电路 216
7.3.1 ESD攻击模型与测试方法 217
7.3.2 ESD保护器件 221
7.3.3 ESD保护电路 228
7.3.4 全芯片ESD版图设计技术 235
7.4 CMOS闩锁效应及其预防措施 239
7.5 压焊块的版图设计 241
7.6 电源和地线的设计 242
7.6.1 电源和地线在外围的分布框架 242
7.6.2 电源和地线在内部的分布 243
7.7 习题 243
第8章 CMOS模拟集成电路的版图设计 245
8.1 模拟集成电路和数字集成电路的比较 245
8.2 失配的概念 245
8.3 MOS器件的匹配 247
8.4 无源元件的匹配 251
8.4.1 电阻的匹配 251
8.4.2 电容的匹配 253
8.5 寄生效应 256
8.5.1 寄生电容 256
8.5.2 寄生电阻 258
8.6 噪声的防护 259
8.6.1 衬底噪声 259
8.6.2 金属导线之间的串扰 261
8.7 版图布局 263
8.7.1 版图布局的概念 263
8.7.2 布局需要注意的问题 264
8.7.3 版图布局实例 265
8.8 运算放大器版图设计实例 266
8.9 习题 271
第9章 铝栅CMOS和双极集成电路的版图设计 273
9.1 铝栅CMOS集成电路 273
9.1.1 铝栅CMOS电路的结构 273
9.1.2 铝栅CMOS集成电路版图实例 275
9.2 双极集成电路 277
9.2.1 双极晶体管的版图图形 277
9.2.2 双极集成电路的版图设计原则和步骤 281
9.3 双极集成电路版图实例 282
9.3.1 五管单元与非门的设计 282
9.3.2 μA741型通用集成运放的版图设计 284
9.4 习题 289
附录 290
附录A 0.6 μm工艺设计规则（0.6 μm Teehnology Topological Design Rule） 290
附录B 1.5 μm硅栅CMOS divaDRC规则文件（1.5 μm Si-Gate CMOS divaDRC.rul） 305
附录C 1.5 μm硅栅CMOS N阱单层多晶双层金属LVS Dracula规则文件（1.5 μm Si-Gate CMOS Nwell SPDM LVS Dracula File） 310
附录D 习题参考答案 312
参考文献 317