图书介绍
Cadence印刷电路板设计 Allegro PCB Editor设计指南pdf电子书版本下载
- 吴均，王辉，周佳永编著；陈兰兵，汤昌茂审校 著
- 出版社： 北京：电子工业出版社
- ISBN：9787121175008
- 出版时间：2012
- 标注页数：528页
- 文件大小：124MB
- 文件页数：544页
- 主题词：印刷电路－电路设计－计算机辅助设计
PDF下载
下载说明
Cadence印刷电路板设计 Allegro PCB Editor设计指南PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章PCB设计介绍 1
1.1 PCB设计的发展趋势 1
1.1.1 PCB的历史 1
1.1.2 PCB设计的发展趋势 1
1.2 PCB设计流程简介 4
1.3高级PCB设计工程师的必备知识 5
1.4基于Cadence平台的PCB设计 5
第2章Allegro SPB平台简介 8
2.1 Cadence PCB设计解决方案 8
2.1.1 PCB Editor技术 9
2.1.2高速设计 12
2.1.3小型化 12
2.1.4设计规划与布线 13
2.1.5模拟/射频设计 14
2.1.6团队协作设计 14
2.1.7 PCB Autorouter技术 14
2.2 Allegro SPB软件安装 15
第3章 原理图和PCB交互设计 18
3.1 OrCAD Capture平台简介 18
3.2 OrCAD Capture平台原理图设计流程 22
3.2.1 OrCAD Capture设计环境 22
3.2.2创建新项目 25
3.2.3放置器件并连接 26
3.2.4器件命名和设计规则检查 27
3.2.5跨页连接 30
3.2.6网表和Bom 31
3.3 OrCAD Capture平台原理图设计规范 32
3.3.1器件、引脚、网络命名规范 32
3.3.2确定封装 33
3.3.3关于改板时候的器件名问题 33
3.3.4原理图可读性与布局 34
3.4正标与反标 35
3.5设计交互 38
第4章PCB Editor设计环境和设置 41
4.1 Allegro SPB工作界面 41
4.1.1工作界面与产品说明 41
4.1.2选项面板 44
4.2 Allegro SPB参数设置 46
4.3 Allegro SPB环境设置 50
第5章 封装库的管理和设计方法 60
5.1 PCB封装库简介 60
5.2 PCB封装命名规则 67
5.3 PCB封装创建方法实例 68
5.3.1创建焊盘库 70
5.3.2用Pad Designer制作焊盘 71
5.3.3手工创建PCB封装 78
5.3.4自动创建PCB封装 85
5.3.5封装实例以及高级技巧 89
5.4 PCB封装库管理 94
第6章PCB设计前处理 96
6.1 PCB设计前处理概述 96
6.2网表调入 96
6.2.1封装库路径的指定 97
6.2.2 Allegro Design Authoring/Capture CIS网表调入 98
6.2.3第三方网表 100
6.3建立板框 102
6.3.1手动绘制板框 102
6.3.2导入DXF格式的板框 106
6.4添加禁布区 108
6.5 MCAD-ECAD协同设计 111
6.5.1第一次导入Baseline的机械结构图 111
6.5.2设计过程中的机械结构修改 113
6.5.3设计结束后建立新的基准（Re-Baseline） 118
第7章 约束管理器 119
7.1约束管理器（Constraint Manager）介绍 119
7.2物理约束（Physical Constraint）与间距约束（Spacing Constraint） 124
7.2.1 Physical约束和Spacing约束介绍 124
7.2.2建立Net Class 124
7.2.3为Class添加对象（Assigning Objects to Classes） 125
7.2.4设置Physical约束的Default规则 126
7.2.5建立扩展Physical约束 128
7.2.6为Net Class添加Physical约束 129
7.2.7设置Spacing约束的Default规则 130
7.2.8建立扩展Spacing约束 130
7.2.9为Net Class添加Spacing约束 131
7.2.10建立Net Class-Class间距规则 132
7.2.11层间约束（Constraints By Layer） 132
7.2.12 Same Net Spacing约束 133
7.2.13区域约束 133
7.2.14 Net属性 136
7.2.15 Component属性和Pin属性 137
7.2.16 DRC工作表 137
7.2.17设计约束 138
7.3实例：设置物理约束和间距约束 139
7.3.1 Physical约束设置 140
7.3.2 Spacing约束设置 142
7.4电气约束（Electrical Constraint） 143
7.4.1 Electrical约束介绍 143
7.4.2 Wiring工作表 144
7.4.3 Impedance工作表 148
7.4.4 Min/Max Propagation Delays工作表 149
7.4.5 Relative Propagation Delay工作表 151
7.4.6 Total Etch Length工作表 153
7.4.7 Differential Pair工作表 154
7.5实例：建立差分线对 159
第8章PCB布局 163
8.1 PCB布局要求 163
8.2 PCB布局思路 166
8.2.1接口器件，结构定位 166
8.2.2主要芯片布局 167
8.2.3电源模块布局 169
8.2.4细化布局 169
8.2.5布线通道、电源通道评估 170
8.2.6 EMC、SI、散热设计 173
8.3布局常用指令 175
8.3.1摆放元件 175
8.3.2按照Room放置器件 178
8.3.3按照Capture CIS原理图页面放置器件 181
8.3.4布局准备 183
8.3.5手动布局 186
8.4其他布局功能 190
8.4.1导出元件库 190
8.4.2更新元件（Update Symbols） 191
8.4.3过孔阵列（Via Arrays） 192
8.4.4模块布局和布局复用 193
第9章 层叠设计与阻抗控制 197
9.1层叠设计的基本原则 197
9.1.1 PCB层的构成 197
9.1.2合理的PCB层数选择 198
9.1.3 PCB层叠设置的常见问题 199
9.1.4层叠设置的基本原则 200
9.2层叠设计的经典案例 200
9.2.1四层板的层叠方案 200
9.2.2六层板的层叠方案 201
9.2.3八层板的层叠方案 202
9.2.4十层板的层叠方案 203
9.2.5十二层板的层叠方案 203
9.2.6十四层以上单板的层叠方案 205
9.3阻抗控制 205
9.3.1阻抗计算需要的参数 205
9.3.2利用Allegro软件进行阻抗计算 208
第10章 电源地处理 212
10.1电源地处理的基本原则 212
10.1.1载流能力 213
10.1.2电源通道和滤波 215
10.1.3直流压降 215
10.1.4参考平面 216
10.1.5其他要求 216
10.2电源地平面分割 217
10.3电源地正片铜皮处理 221
10.4电源地处理的其他注意事项 225
10.4.1前期Fanout 225
10.4.2散热问题 228
10.4.3接地方式 230
10.4.4开关电源反馈线设计 232
第11章PCB布线的基本原则与操作 236
11.1布线概述及原则 236
11.1.1布线中的DFM要求 236
11.1.2布线中的电气特性要求 239
11.1.3布线中的散热考虑 241
11.1.4布线其他总结 241
11.2布线规划 241
11.2.1约束设置 241
11.2.2 Fanout 242
11.2.3布线 246
11.3手动布线 248
11.3.1添加走线（Add Connect） 248
11.3.2布线编辑命令 254
11.3.3时序等长控制 257
11.4各类信号布线注意事项及布线技巧 259
第12章 全局布线环境（GRE） 265
12.1 GRE功能简介 265
12.1.1新一代的PCB布局布线工具 266
12.1.2自动布线的挑战 266
12.1.3使用GRE进行布局规划的优点 267
12.2 GRE高级布局布线规划 269
12.2.1 GRE参数设置 270
12.2.2处理Bundle 272
12.2.3规划Flow 275
12.2.4规划验证 277
12.3高级布局布线规划流程 281
12.4高级布局布线规划实例 283
第13章PCB测试 289
13.1测试方法介绍 289
13.2加测试点的要求 291
13.3加入测试点 291
13.4测试点的生成步骤 298
第14章 后处理和光绘文件输出 300
14.1 DFX概述 300
14.1.1可制造性要求（DFM） 301
14.1.2可装配性要求（DFA） 302
14.1.3可测试性要求（DFT） 302
14.2丝印（Silkscreen） 302
14.2.1丝印调整 303
14.2.2丝印设计常规要求 304
14.3丝印重命名及反标注 305
14.3.1器件编号重命名（Rename） 305
14.3.2反标（Back Annotation） 308
14.4工程标注 308
14.4.1尺寸标注 309
14.4.2技术说明文档资料（Drill层相关标注） 315
14.5输出光绘前的检查流程 317
14.5.1基于Check List的检查 317
14.5.2 Display Status检查 318
14.5.3报表检查 319
14.6光绘输出 321
14.6.1钻孔文件 322
14.6.2 CAM输出 326
14.7其他 331
14.7.1 valor检查所需文件 331
14.7.2 3D视图 331
14.7.3打印PDF 332
第15章PCB设计的高级技巧 340
15.1 Skill二次开发 340
15.2团队协同设计 344
15.3设计数据导入/导出 349
15.4无盘设计 354
15.5背钻设计 356
15.6 DFA可装配性设计 361
15.7走线跨分割检查（Segments over Voids） 364
15.8 Extracta 365
15.9优化（Gloss） 367
15.10 Data Tips 371
15.11 3D Viewer 372
15.12任意角度走线 374
15.13超级蛇形线 376
15.14 Ravel语言 376
第16章 高速PCB设计 379
16.1高速PCB设计理论 379
16.1.1高速PCB设计定义 379
16.1.2高速PCB相关的一些基本理论 381
16.1.3高速PCB设计基本原则 388
16.2信号完整性仿真 389
16.2.1普通信号完整性问题 389
16.2.2时序问题（Timing） 391
16.2.3 GHz以上串行信号问题 393
16.3电源完整性仿真设计 395
16.3.1直流电源问题 395
16.3.2交流电源问题 396
16.4板级EMC设计 399
16.4.1板级EMC设计的关注点 399
16.4.2 Cadence的EMC设计规则 402
第17章DDR3的PCB设计实例 404
17.1 DDR3介绍 404
17.1.1 Fly-By设计 406
17.1.2动态ODT 408
17.1.3其他更新 408
17.2 DDR3 PCB设计规则 408
17.2.1时序规则 409
17.2.2电源设计要求及层叠、阻抗方案 410
17.2.3物理、间距规则 412
17.2.4电气规则 424
17.3 DDR3布局 432
17.3.1放置关键器件 432
17.3.2模块布局 433
17.4布线 437
17.4.1电源处理 437
17.4.2 Fanout 440
17.4.3 DDR3布线 441
17.5信号完整性和电源完整性仿真设计 445
17.5.1信号完整性仿真 445
17.5.2时序仿真 450
17.5.3电源完整性仿真 455
第18章小型化设计 460
18.1小型化设计的工艺流程 460
18.1.1 HDI技术 460
18.1.2埋入零件 466
18.2实例：盲、埋孔设计 467
18.3盲、埋孔设计的其他设置 470
18.4埋入零件设计的基本参数设置 473
18.4.1实例：埋入零件 476
18.4.2埋入零件生产数据输出 480
第19章 射频设计 484
19.1 RF PCB设计背景 484
19.2 RF PCB设计的特点 486
19.3 RF PCB设计流程 486
19.4 Analog/RF设计常用的命令 495
附录A帮助文件使用说明 516
参考资料 528