VHDL数字电路设计教程pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

VHDL数字电路设计教程PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一部分 电路设计 2

第1章 引言 2

1.1关于VHDL 2

1.2设计流程 2

1.3 EDA工具 3

1.4从VHDL代码到电路的转化 4

1.5设计实例 6

第2章VHDL代码结构 9

2.1 VHDL代码基本单元 9

2.2库声明 10

2.3实体 11

2.4构造体 12

2.5例题 13

2.6习题 16

第3章 数据类型 19

3.1预定义的数据类型 19

3.2用户定义的数据类型 22

3.3子类型 23

3.4数组 24

3.5端口数组 26

3.6记录类型 27

3.7有符号数和无符号数 28

3.8数据类型转换 29

3.9小结 30

3.10例题 31

3.11习题 35

第4章 运算操作符和属性 37

4.1运算操作符 37

4.2属性 40

4.3用户自定义属性 42

4.4操作符扩展 43

4.5通用属性语句 43

4.6设计实例 44

4.7小结 48

4.8习题 49

第5章 并发代码 51

5.1并发执行和顺序执行 51

5.2使用运算操作符 53

5.3 WHEN语句 54

5.4 GENERATE语句 63

5.5块语句 65

5.6习题 68

第6章 顺序代码 72

6.1进程 72

6.2信号和变量 74

6.3 IF语句 74

6.4 WAIT语句 78

6.5 CASE语句 80

6.6 LOOP语句 84

6.7 CASE语句和IF语句的比较 91

6.8 CASE语句和WHEN语句的比较 91

6.9同步时序电路中的时钟问题 92

6.10使用顺序代码设计组合逻辑电路 96

6.11习题 98

第7章 信号和变量 103

7.1常量 103

7.2信号 103

7.3变量 105

7.4信号和变量的比较 106

7.5寄存器的数量 112

7.6习题 121

第8章 状态机 128

8.1引言 128

8.2设计风格#1 129

8.3设计风格#2 136

8.4状态机编码风格：二进制编码和独热编码 149

8.5习题 150

第9章 典型电路设计分析 153

9.1桶形移位寄存器 153

9.2有符号数比较器和无符号数比较器 156

9.3逐级进位和超前进位加法器 159

9.4定点除法 162

9.5自动售货机控制器 166

9.6串行数据接收器 171

9.7并／串变换器 173

9.8一个7段显示器的应用例题 175

9.9信号发生器 178

9.10存储器设计 181

9.11习题 186

第二部分 系统设计 192

第10章 包集和元件 192

10.1概述 192

10.2包集 193

10.3元件 195

10.4端口映射 201

10.5 GENERIC参数的映射 202

10.6习题 208

第11章 函数和过程 209

11.1函数 209

11.2函数的存放 211

11.3过程 219

11.4过程的存放 221

11.5函数与过程小结 224

11.6断言语句 224

11.7习题 224

第12章 系统设计实例分析 226

12.1串-并型乘法器 226

12.2并行乘法器 230

12.3乘-累加电路 235

12.4数字滤波器 238

12.5神经网络 243

12.6习题 249

附录A可编程逻辑器件 251

附录B Xilinx ISE和ModelSim使用指南 259

附录C Altera MaxPlus II和Advanced Synthesis Software使用指南 267

附录D Altera Quartus II使用指南 277

VHDL保留字 285

参考文献 286