CMOS VLSI设计原理和系统展望pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

CMOS VLSI设计原理和系统展望PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录 1

第一部分 CMOS技术导论 1

第一章 CMOS电路基础知识 3

1.1引言 3

1.2MOS管 4

1.3MOS管开关 5

1.4CMOS逻辑 6

1.4.1倒相器 6

1.4.2组合逻辑 7

1.4.3与非门 8

1.4.4或非门 10

1.4.5复合门 11

1.4.6多路选择器 13

1.4.7存储器 14

1.5其它的电路表示法 15

1.5.1行为特性表示法 15

1.5.2电路结构表示法 15

1.5.3物理结构表示法 18

1.6CMOS和nMOS的比较 22

1.7本章小结 23

1.8习题 23

第二章 MOS管理论 25

2.1引言 25

2.1.1增强型nMOS管 26

2.1.2pMOS管 28

2.1.4开启电压的调整 29

2.1.3开启电压 29

2.1.5衬偏调制效应 30

2.2MOS器件的设计方程 30

2.2.1电压—电流特性 32

2.3CMOS倒相器的直流特性 33

2.3.1βn/βP比值对传输特性的影响 37

2.3.2噪声容限 38

2.4其它的CMOS倒相器 40

2.5传输门的直流特性 42

2.6闩锁效应 44

2.7习题 46

第三章 CMOS工艺技术 47

3.1硅半导体工艺概述 47

3.1.1硅片的加工 47

3.1.2氧化 48

3.1.3选择性扩散 49

3.1.4硅栅工艺 50

3.2CMOS工艺 51

3.2.1p阱工艺 52

3.2.2n阱工艺 60

3.2.3双阱（槽）工艺 65

3.2.4绝缘体上硅（SOI）工艺 68

3.2.5CMOS工艺的改进 72

3.3版图设计规则 76

3.3.1层的表示方法 77

3.3.2p阱工艺的以λ为基准的设计规则 80

3.3.3SOI工艺的以λ为基准的设计规则 85

3.3.4双金属层的设计规则 87

3.4工艺的参量化 88

3.3.5设计规则小结 88

3.4.1抽象层 89

3.4.2间距规则 89

3.4.3构造规则 89

3.5本章小结 92

3.6习题 92

第四章 电路特性和性能估计 93

4.1引言 93

4.2电阻值的估计 93

4.2.1非矩形区的电阻值 94

4.3电容量的估计 96

4.3.1MOS电容的特性 96

4.3.2MOS器件的电容 97

4.3.3扩散区的电容 100

4.3.4连线的电容 101

4.3.5分布的RC效应 102

4.3.6电容设计准则 103

4.3.7连线长度的设计准则 105

4.4开关特性 105

4.4.1下降时间 106

4.4.2上升时间 108

4.4.3延迟时间 108

4.5CMOS门中MOS管尺寸的确定 109

4.5.1相同级的负载 109

4.5.2准nMOS倒相器的开关特性 110

4.5.3级联级的负载 110

4.6导体尺寸的确定 110

4.7.1静态功耗 111

4.7功耗 111

4.7.2动态功耗 112

4.8电荷分配 114

4.9MOS管尺寸的按比例缩小 115

4.9.1尺寸按比例缩小的原理 115

4.9.2内连线层的尺寸按比例缩小 118

4.10成品率 119

4.11本章小结 120

4.12习题 120

5.2.1CMOS互补逻辑 121

5.2CMOS逻辑结构 121

第五章 CMOS电路和逻辑设计 121

5.1引言 121

5.2.2准nMOS逻辑 122

5.2.3动态CMOS逻辑 123

5.2.4钟控CMOS逻辑（C2MOS） 127

5.2.5CMOS多米诺逻辑 127

5.2.6级联电压开关逻辑（CVSL） 129

5.2.7改进的多米诺逻辑 130

5.2.8传输管逻辑 131

5.3逻辑门的电气和物理版图设计 133

5.3.1倒相器 133

5.3.2与非门和或非门 136

5.3.3MOS管的串联和并联 138

5.3.4衬偏调制效应 140

5.3.5源-漏电容 141

5.3.6电荷的再分布（电荷分配） 143

5.3.7各种逻辑类型的比较 144

5.3.8逻辑门的物理版图设计 145

5.3.9CMOS标准单元的设计 148

5.3.10逻辑门版图设计的一般原则 150

5.3.11门的优化 150

5.3.12传输门版图的设计考虑 154

5.3.132输入多路选择器 155

5.4时钟方案的抉择 156

5.4.1准两相时钟 157

5.4.2准两相存储器结构 158

5.4.3准两相逻辑结构 162

5.4.4两相时钟 163

5.4.5两相存储器结构 163

5.4.6两相逻辑结构 169

5.4.7四相时钟 171

5.4.8四相存储器结构 171

5.4.9四相逻辑结构 172

5.4.10准四相时钟 172

5.5输入-输出（I/O）结构 173

5.5.1总体的安排 173

5.4.11推荐的方法 173

5.5.2VDD和VSS压焊块 175

5.5.3输出压焊块 175

5.5.4输入压焊块 176

5.5.5三态输出压焊块 178

5.5.6双向压焊块 178

5.6本章小结 178

5.7习题 178

6.1引言 183

第六章 结构化设计和测试 183

第二部分 系统设计及其设计方法 183

6.2各种设计型式 184

6.2.1引言 184

6.2.2结构化设计技巧 185

6.2.3手工制备掩模版图 186

6.2.4门阵列设计法 186

6.2.5标准单元法设计 191

6.2.6符号法版图设计 192

6.3.1过程化（程序化）模块的确定 193

6.3自动综合 193

6.3.2硅编译器 194

6.4常规的设计工具 197

6.4.1引言 197

6.4.2电路级模拟 198

6.4.3时序模拟 198

6.4.4逻辑级模拟 198

6.4.6时序验证程序 199

6.4.7电原理图编辑器 199

6.4.5开关级模拟 199

6.4.8网单表的比较 200

6.4.9版图编辑器 200

6.4.10设计规则检查程序 200

6.4.11电路提取程序 201

6.5测试 201

6.5.1引言 201

6.5.2故障模型 202

6.5.3可测性设计 204

6.5.4特设（Adhoc）的测试 204

6.5.5可测性的结构化设计 205

6.5.6自测试和内含测试 206

6.5.7提高可测性的版图 209

6.5.8测试问题小结 209

6.6本章小结 209

6.7习题 209

第七章 符号法版图设计系统 210

7.1引言 210

7.2粗网格的符号版图 210

7.3栅列阵版图 212

7.4梗形版图 215

7.5虚网格的符号版图 215

7.5.1语言 216

7.5.2器件 217

7.5.3接触孔 218

7.5.4连线 219

7.5.5引线点 220

7.5.6实例 222

7.6.1整体构造 223

7.5.7表示法 223

7.6符号法设计工具 223

7.6.2文件组织 224

7.6.3软件组织 224

7.6.4芯片设计过程 225

7.6.5单元设计过程 226

7.6.6交互式图形编辑器 226

7.6.7电路解释程序 227

7.6.8虚网格的压缩 229

7.6.9基于图的压缩 232

7.6.10掩模生成 233

7.6.11单元验证 233

7.6.12模块组装 235

7.7未来的方向 235

7.7.1可变单元 235

7.7.2专家系统 236

7.8本章小结 237

7.9习题 237

8.2.1组合逻辑加法器 238

8.2加法器及其有关的函数 238

第八章 CMOS子系统设计 238

8.1引言 238

8.2.2动态组合逻辑加法器 242

8.2.3传输门加法器 244

8.2.4超前进位加法器 246

8.2.5曼彻斯特进位加法器 250

8.2.6二进制超前进位（BLC）加法器 252

8.2.7选择进位的加法器 257

8.2.8奇偶校验产生器 258

8.2.9比较器 260

8.3二进制计数器 260

8.3.1异步计数器 260

8.3.2同步计数器 261

8.4乘法器 263

8.4.1串行乘法器 264

8.4.2串-并行乘法器 264

8.4.3并行乘法器 267

8.4.4其它乘法器结构 271

8.5随机存取存储器 271

8.5.1静态RAM单元 272

8.5.2CMOS静态RAM单元的设计 274

8.5.3动态RAM（DRAM）单元 275

8.5.4ROM单元 276

8.5.5行译码器 278

8.5.6列译码器 282

8.5.7读／写电路 283

8.5.8后进先出的堆栈 285

8.6数据通道 286

8.6.1寄存器 286

8.6.2算术逻辑单元 287

8.6.3桶形移位器 287

8.7可编逻辑阵列 288

8.7.1引言 288

8.7.2CMOSPLA的电气和物理结构的设计 289

8.7.3准nMOS或非门 290

8.7.4动态两相时钟CMOS 291

8.7.5动态四相时钟CMOS 292

8.7.6详细的PLA版图 293

8.7.7else子句的PLA实现 295

8.7.8PLA设计要点 295

8.7.9可编通道逻辑（PPL） 296

8.8习题 297

9.2动态时间折弯处理器 301

9.2.2问题的提出 301

9.2.1引言 301

第九章 系统实例研究 301

9.1引言 301

第三部分 CMOS系统实例研究 301

9.2.3算法 303

9.2.4功能概述 304

9.2.5详细的功能指标 307

9.2.6结构化的版面布置 314

9.2.7物理结构设计 317

9.2.8制造 320

9.3.1引言 321

9.3.2回顾：视频信号的格式化 321

9.3实时视频矩发生器芯片 321

9.3.3芯片结构 323

9.3.4版面布置 328

9.3.5部件单元举例 329

9.3.6芯片总成 332

9.3.8设计校验 333

9.3.9物理芯片检验 333

9.3.7优化 333

9.3.10结论 334

9.4自动寻线交换网络 335

9.4.1引言 335

9.4.2排序和扩展网络的分割 336

9.4.3芯片版图设计 346

9.4.4芯片电路模拟 353

9.4.5孤立功能的芯片检验 353

9.4.6小结 356

9.5.1引言 357

9.5象素平面图形机 357

9.5.2光栅扫描图形原理 358

9.5.3象素平面系统概述 359

9.5.4芯片的电气设计 366

9.5.5芯片的构成和版图设计 379

9.5.6时钟分配 380

9.6单片32位CPU的层次式版图设计 381

9.6.1引言 381

9.6.2设计方法 382

9.6.3工艺的可更新性和版图校验 395

9.6.4结果 398

9.6.5结论 399

9.7结束语 399

［附录］CMOS和nMOS倒相器 404

噪声容限的计算 404

参考资料 404

文献目录 413

英汉名词对照表 416