数字逻辑电路pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

数字逻辑电路PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

1 数字电路基础 1

1．1 模拟信号和数字信号 1

1．1．1 模拟信号 1

1．1．2 数字信号 1

1．2 数制和码制 3

1．2．1 十进制数 3

1．2．2 二进制数 4

1．2．3 进制之间的相互转换 4

1．2．4 BCD编码 6

1．2．5 格雷码 7

1．3．1 基本逻辑运算 8

1．3 逻辑代数基础 8

1．3．2 复合逻辑运算 10

1．3．3 逻辑代数的基本定律及规则 11

1．3．4 逻辑函数的表示方法 13

1．3．5 逻辑函数的变换和化简 14

1．3．6 逻辑函数的表达式 16

1．3．7 卡诺图化简法 20

1．3．8 具有无关项的函数化简 24

1．3．9 利用Multisim软件进行逻辑化简 26

1．4 本章小结 27

习题1 28

2．2．1 二极管与门 30

2．2 分立元件门电路 30

2．1 概述 30

2 逻辑门电路 30

2．2．2 二极管或门 32

2．2．3 三极管非门——反相器 33

2．3 TTL集成逻辑门电路 34

2．3．1 标准TTL与非门电路 34

2．3．2 输入特性 37

2．3．3 输出特性 38

2．3．4 TTL集成门电路的改进 40

2．3．5 TTL集成门电路的其他形式 42

2．4 CMOS集成门电路 43

2．4．1 CMOS门电路 43

2．4．2 其他类型的门电路 45

2．5 门电路使用注意事项 47

2．5．1 电源要求 47

2．5．2 输入电压要求 47

2．5．3 输出负载问题 47

2．5．4 工作和运输环境问题 47

2．6 本章小结 48

习题2 48

3 组合逻辑电路 51

3．1 概述 51

3．2 组合逻辑电路的分析和设计 52

3．2．1 组合逻辑电路的分析 52

3．2．2 组合逻辑电路的设计 54

3．2．3 组合逻辑电路设计中的实际问题 57

3．2．4 Multisim在组合逻辑电路设计和分析中的应用* 58

3．3 译码器 59

3．3．1 变量译码器 60

3．3．2 常见的数码显示器件 65

3．3．3 显示译码驱动器 67

3．4 编码器 68

3．4．1 普通编码器 69

3．4．2 优先编码器 70

3．5 多路选择器和多路分配器 71

3．5．1 多路选择器 71

3．5．2 多路分配器 74

3．5．3 模拟多路调制解调器 75

3．6 组合逻辑电路的竞争-冒险现象 75

3．6．1 组合逻辑电路竞争-冒险现象产生的原因 75

3．6．2 组合逻辑电路竞争-冒险现象的判断 76

3．6．3 组合逻辑电路竞争-冒险现象的消除 77

3．7 本章小结 77

习题3 78

4 组合逻辑电路的PLD实现 81

4．1 概述 81

4．2 只读存储器 81

4．2．1 只读存储器的结构及工作原理 81

4．2．2 一次可编程只读存储器 82

4．2．3 紫外光可擦除只读存储器 83

4．2．4 电可擦除只读存储器 84

4．2．5 只读存储器实现组合逻辑函数 84

4．3 可编程逻辑器件基础 85

4．3．1 可编程逻辑器件的特点 85

4．3．2 可编程逻辑器件的构成原理 86

4．3．3 可编程逻辑器件的表示方法 87

4．3．4 可编程逻辑器件的输出结构 88

4．3．5 GAL器件 90

4．4 可编程逻辑器件的设计 92

4．4．1 可编程逻辑器件的设计步骤 92

4．4．2 可编程逻辑器件设计软件简介 93

4．4．3 可编程逻辑器件设计举例 97

4．5 本章小结 104

习题4 104

5 触发器 105

5．1 概述 105

5．2 基本RS锁存器 106

5．2．1 RS锁存器的电路结构和工作原理 106

5．2．2 RS锁存器的状态真值表及特征方程 107

5．2．3 RS锁存器应用举例 107

5．3 钟控锁存器 108

5．3．1 钟控RS锁存器 108

5．3．2 钟控D锁存器 109

5．3．3 钟控锁存器存在的空翻现象 110

5．4．1 主从D触发器 111

5．4．2 主从JK触发器 111

5．4 主从触发器* 111

5．4．3 主从JK触发器的一次翻转现象 112

5．4．4 实用主从JK触发器 113

5．5 边沿触发器 113

5．5．1 维持阻塞型边沿触发器 114

5．5．2 利用传输延迟实现的边沿触发器 115

5．5．3 CMOS边沿触发器 116

5．6 本章小结 117

习题5 117

6．1 概述 120

6 时序电路 120

6．2 同步时序电路分析 121

6．3 同步时序电路设计 124

6．3．1 同步时序电路的设计步骤 124

6．3．2 同步时序电路设计举例 125

6．3．3 同步时序电路自启动设计方法 126

6．4 计数器 128

6．4．1 计数器分类 128

6．4．2 计数器电路的描述 128

6．4．3 计数器模数的变换 133

6．4．4 计数器应用举例 135

6．5．2 寄存器的工作模式 136

6．5 寄存器 136

6．5．1 数码寄存器和锁存器 136

6．5．3 集成多功能寄存器 137

6．5．4 移位寄存器的应用 138

6．6 异步时序电路分析* 139

6．7 本章小结 140

习题6 140

7 脉冲信号的产生和变换 142

7．1 555定时器电路 142

7．1．1 555定时器内部结构 142

7．2．1 555定时器构成的振荡器电路 143

7．2 脉冲信号的产生 143

7．1．2 555定时器功能描述 143

7．2．2 CMOS石英晶体振荡器电路 144

7．3 单稳态触发器 145

7．3．1 单稳态触发器的特点 145

7．3．2 单稳态触发器电路 146

7．3．3 单稳态触发器电路的应用 146

7．4 施密特触发器 147

7．4．1 施密特触发器的特点 147

7．4．2 常见的施密特触发器 148

7．4．3 施密特触发器的应用 148

7．5．1 非方波信号变换为方波信号 149

7．5．2 方波的频率变换 149

7．5 脉冲信号的变换 149

7．5．3 方波占空比的改变 150

7．6 本章小结 150

习题7 150

8 时序电路的PLD实现 152

8．1 时序电路的编程 152

8．2 GAL器件的实现方法 153

8．3 时序电路可编程器件的设计 154

8．3．1 时序电路设计中的ABEL-HDL语言 154

8．3．2 时序电路的语言描述 155

8．3．3 时序电路的设计举例 156

8．4 本章小结 157

9 数模转换和模数转换电路 158

9．1 概述 158

9．2 D/A转换电路 158

9．2．1 权电阻网络D/A转换电路 159

9．2．2 倒梯形电阻网络D/A转换电路 160

9．2．3 集成D/A转换电路DAC0832 161

9．2．4 D/A转换电路应用举例 162

9．3 A/D转换电路 163

9．3．1 A/D转换的基本原理 163

9．3．2 直接A/D转换电路 164

9．3．3 间接A/D转换电路 166

9．4 本章小结 168

习题9 169

10．1 TTL门电路逻辑功能测试 170

10 实验 170

10．2 逻辑功能变换 172

10．3 组合逻辑电路 173

10．4 组合逻辑电路仿真分析和设计* 175

10．5 变量译码器 176

10．6 数码显示电路 178

10．7 4输入多路选择器 180

10．8 PLD实现组合逻辑 182

10．9 JK触发器 183

10．10 计数器 185

10．11 PLD实现时序电路 187

A1 54/74LS00 四2输入TTL与非门 188

附录A 部分集成电路详细资料 188

A2 54/74HC00 四2输入CMOS与非门 189

A3 54/74LS10 三3输入与非门 190

A4 54/74LS32 四2输入或门 191

A5 54/74LS112 双边沿JK触发器（带清零和预置） 192

A6 54/74LS138 3-8线译码器 193

A7 54/74LS153 双4选1数据选择器 194

A8 54/74LS163 4位二进制同步计数器 195

A9 54/74LS194 4位双向通用移位寄存器 196

A10 CD4511 BCD-锁存/7段译码/驱动器 197

附录B 部分集成电路管脚排布 199

参考文献 201