数字电路简明教程pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

数字电路简明教程PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 简介 1

1.1 历史回顾 1

1.2 模拟/数字信号 2

1.3 数字集成电路的分类 3

1.4 各章的内容安排 3

第2章 计数系统与编码 6

2.1 十进制计数系统简要回顾 7

2.2 二进制计数系统 8

2.2.1 二进制数到十进制数的转换 11

2.2.2 十进制数到二进制数的转换 13

2.2.3 使用计数器 15

2.3 八进制计数系统 16

2.3.1 八进制数到十进制数的转换 17

2.3.2 十进制数到八进制数的转换 18

2.3.3 八进制数到二进制数的转换 18

2.3.4 二进制数到八进制数的转换 19

2.4 十六进制计数系统 21

2.4.2 十进制数到十六进制数的转换 22

2.4.1 十六进制数到十进制数的转换 22

2.4.3 十六进制数到二进制数的转换 23

2.4.4 二进制数到十六进制数的转换 24

2.4.5 利用BCO和BCH的其他方法 24

2.5 二进制编码的十进制数 29

2.5.1 十进制数到BCD数的转换 30

2.5.2 BCD数到十进制数的转换 30

2.6 格雷码 32

2.6.2 二进制数到格雷码的转换 34

2.6.1 格雷码到二进制数的转换 34

2.7 其他特殊编码 35

2.7.1 余3编码 35

2.7.2 美国标准信息交换码 36

习题 42

第3章 逻辑门 46

3.1 与门 47

3.2 或门 50

3.3 非门 52

3.4 与、或、非组合逻辑电路 57

3.5 与非门 58

3.6 或非门 61

3.7 逻辑电路的动态工作过程 64

3.7.1 与门 65

3.7.2 或门 67

3.7.3 与非门 69

3.7.4 或非门 71

3.8 数字逻辑电路系列 75

3.8.2 互补金属氧化物半导体逻辑芯片系列 80

3.8.1 TTL逻辑电路 80

3.8.3 悬空输入 81

3.8.4 未用的输入 82

3.9 逻辑门的故障诊断 83

3.9.1 逻辑探针 84

3.9.2 集成电路逻辑接线柱 85

3.9.3 逻辑脉冲发生器 85

3.9.4 故障诊断 85

3.10 逻辑门的实际应用 92

本章小结 94

习题 95

第4章 布尔代数与逻辑电路 101

4.1 布尔符号 102

4.1.1 与函数 102

4.1.2 或函数 103

4.1.3 与非函数 104

4.1.4 或非函数 104

4.1.5 非函数 105

4.2 实数和布尔代数的特性 106

4.2.1 实数特性 107

4.2.2 布尔代数的性质 108

4.3 摩根定律 114

4.4 解释布尔表达式 119

4.5 可替换的逻辑门符号 121

4.6 真值表 127

4.6.1 积之和配置 128

4.6.2 和之积配置 130

4.7 用布尔代数简化布尔表达式 138

4.8 用卡诺图简化布尔表达式 141

4.8.1 无关项 150

4.9 与非门和或非门的多种功能 153

4.9.1 用与非门实现其他逻辑功能 154

4.9.2 用或非门实现其他逻辑功能 155

4.9.3 积之和及和之积电路的重要性 157

4.9.4 SOP电路的实现 157

4.9.5 POS电路的实现 159

4.10.1 由布尔表达式设计逻辑电路 161

4.10 最终的逻辑电路设计 161

4.10.2 由真值表实现逻辑电路 163

本章小结 173

习题 173

第5章 组合逻辑电路 179

5.1 异或门/同或门 180

5.1.1 异或门 180

5.1.2 同或门 182

5.2 奇偶 184

5.2.2 奇校验 185

5.2.1 奇偶配置 185

5.2.3 偶校验 186

5.2.4 奇偶发生器 186

5.2.5 奇偶发生器/校验器 187

5.3 控制电路 192

5.3.1 SHIFT/LOAD控制电路 193

5.3.2 右移/左移控制电路 194

5.3.3 磁带方向控制电路 195

5.3.4 史密特触发输入电路 195

5.4.1 BCD无效和检测器 196

5.4 检测/选择/分配逻辑电路 196

5.4.2 数据选择/分配逻辑电路 197

5.5 其他组合逻辑电路 199

5.5.1 进位输出逻辑电路 199

5.5.2 ROM地址解码器逻辑电路 204

5.6 故障诊断 207

5.6.1 减计数操作 208

本章小结 220

习题 221

第6章 锁存器和触发器电路 226

6.1 低电平有效锁存器 228

6.1.1 开关去抖——锁存器应用 234

6.2 高电平有效的锁存器 236

6.3 门限锁存器 240

6.3.1 门限S-C锁存器 241

6.3.2 门限D锁存器 243

6.3.3 四位双稳锁存器 244

6.4.1 上升沿触发的D触发器 251

6.4 D触发器 251

6.4.2 数据手册中的参数 254

6.4.3 下降沿触发的D触发器 255

6.4.4 翻转操作 260

6.5 J-K触发器 263

6.6 J-K主从触发器 266

6.7 触发器的实际应用 275

6.7.1 移位寄存器 275

6.7.2 并行数据传输 277

6.7.3 时钟脉冲发生器 278

6.7.4 计数器 279

6.8 触发器故障诊断 281

本章小结 284

习题 288

第7章 计数器 296

7.1 异步计数器 297

7.1.1 由NGT触发的触发器构成的模8加计数器 297

7.1.2 由PGT触发的触发器构成的模8加计数器 298

7.1.3 由D触发器构成的模8加计数器 301

7.1.5 模32加计数器 302

7.1.4 模16加计数器 302

7.1.6 模8减计数器 303

7.2 异步截位计数器 305

7.2.1 模5加计数器 305

7.2.2 模24加计数器 308

7.2.3 异步IC计数器 308

7.2.4 计数器的级联 313

7.2.5 异步计数器的优/缺点 315

7.3.1 模8加计数器 321

7.3 同步计数器 321

7.3.2 模16加计数器 323

7.3.3 模10加计数器 324

7.3.4 模8减计数器 326

7.3.5 同步计数器的优/缺点 327

7.4 同步加/减计数器 328

7.5 同步可编程计数器 331

7.5.1 可预置的计数器 331

7.5.2 同步IC计数器 333

7.6 同步计数器的设计 362

7.6.1 模16加计数器的设计 362

7.6.2 模10加计数器的设计 369

7.6.3 模6加计数器的设计 374

7.6.4 用D触发器设计同步计数器 375

7.7 混合计数器 377

7.8 计数器译码 385

7.9 移位寄存器计数器 389

7.10.1 分频 400

7.10 计数器的实际应用 400

7.10.2 计数 401

7.11 计数器的故障诊断 403

本章小结 406

习题 407

第8章 寄存器 417

8.1 串行输入寄存器 418

8.1.1 串行入/串行出移位寄存器 419

8.1.2 串行入/并行出移位寄存器 420

8.2.1 并行入/串行出移位寄存器 424

8.2 并行输入和通用寄存器 424

8.2.2 并行入/并行寄存器 426

8.2.3 通用寄存器 427

8.3 寄存器的实际应用 434

8.3.1 码检测器 434

8.3.2 数据循环移位寄存器 436

8.3.3 环形/约翰逊计数器 436

8.3.4 乘法/除法寄存器 440

8.4 寄存器的故障诊断 444

本章小结 453

习题 454

第9章 数字运算与电路 459

9.1 十进制/二进制运算 459

9.1.1 模9补码 460

9.1.2 模10补码 463

9.1.3 二进制算法 465

9.1.4 模1补码 466

9.1.5 模2补码 468

9.1.6 乘法/除法 470

9.1.7 简要回顾 472

9.2 BCD/XS3运算 473

9.2.1 二-十进制(BCD)加法 474

9.2.2 余3编码 476

9.3 二进制加法器 480

9.3.1 半加器 480

9.3.2 全加器 480

9.3.3 加/减法器 484

9.4 BCD加法器 485

9.5 算术逻辑单元 488

本章小结 496

习题 497

第10章 MSI数字电路 500

10.1 译码器 501

10.1.1 2-4线译码器 502

10.1.2 3-8线译码器 504

10.1.3 4-10线译码器 507

10.1.4 BCD-7线码译码器 509

10.2.1 4-2线编码器 515

10.2 编码器 515

10.2.2 4-2线优先编码器 516

10.2.3 8-3线优先编码器 517

10.2.4 10-4线优先编码器 520

10.3 数据选择器 526

10.3.1 2-1线数据选择器 527

10.3.2 4-1线数据选择器 529

10.3.3 8-1线数据选择器 530

10.4.1 1-4线数据分配器 533

10.4 数据分配器 533

10.4.2 1-8线数据分配器 535

10.5 数值比较器 536

10.6 应用及故障诊断 544

10.6.1 地址译码器 544

10.6.2 显示译码器 547

10.6.3 逻辑功能产生器 549

10.6.4 数据转换 552

本章小结 553

习题 554

第11章 接口和数据转换 564

11.1 集成电路技术 565

11.1.1 晶体管-晶体管逻辑 565

11.1.2 CMOS技术 566

11.1.3 BiCMOS技术 566

11.2 电压/电流兼容性 566

11.2.1 电流供出和电流灌入 569

11.2.2 扇出和扇入 570

11.2.3 噪声容限/免疫力 573

11.2.4 接口要求 574

11.2.5 集电极开路集成电路 577

11.3 三态逻辑 585

11.3.1 三态输出缓冲器 587

11.3.2 总线收发器 588

11.3.3 具有三态输出的寄存器 589

11.4 数据转换 596

11.4.1 数模转换 597

11.4.2 数据转换规则 607

11.4.3 模数转换 608

11.5 应用与故障诊断 618

本章小结 621

习题 621

第12章 存储器 626

12.1 存储器的基本概念 627

12.2 只读存储器 632

12.2.1 掩膜只读存储器 634

12.2.2 可编程只读存储器 636

12.2.3 可擦除可编程ROM 639

12.2.4 电可擦除可编程ROM 641

12.2.5 ROM存取时间 644

12.2.6 闪速存储器 644

12.3 随机存取存储器 650

12.3.1 静态RAM 650

12.3.2 256K×1SRAM 652

12.3.3 SRAM的时序 653

12.3.4 动态RAM 656

12.3.5 1M×1CMOS DRAM时序 658

12.3.6 刷新操作 661

12.3.7 伪静态RAM 662

12.3.8 静电释放 664

12.4 存储器编址 665

12.4.1 存储器地址 665

12.4.2 地址译码 670

本章小结 675

习题 676

第13章 可编程逻辑器件/阵列 682

13.1 可编程逻辑符号体系 683

13.2 体系结构/软件 687

13.2.1 体系结构 687

13.2.2 软件 689

13.2.3 专用集成电路 690

13.3 可编程逻辑器件 694

13.3.1 可编程逻辑阵列 694

13.3.2 可编程阵列逻辑 694

13.4.1 54SX系列FPGA 721

13.4 现场可编程门阵列 721

13.4.2 MX系列FPGA 722

本章小结 731

习题 731

附录A 逻辑电路技术 736

附录B 制造商数据表 754

附录C IEEE标准综述(91-1984)逻辑符号说明 822

附录D 部分习题答案 841

术语表 877