EDA技术与Verilog HDL设计pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

EDA技术与Verilog HDL设计PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 EDA技术概述 1

1.1 EDA技术的发展历程 1

1.2 EDA技术的特征及设计流程 2

1.3 EDA技术的发展趋势 5

1.4 本书的主要内容及学习重点 6

习题 8

第2章 FPGA/CPLD器件结构及其应用 9

2.1 PLD器件概述 9

2.2 低密度PLD器件的工作原理与基本结构 11

2.3 常用CPLD器件的工作原理与结构 14

2.4 常用FPGA器件的工作原理与结构 18

2.5 可编程逻辑器件的边界扫描测试技术简介 22

2.6 常用FPGA/CPLD器件的编程与配置 24

2.7 常用FPGA/CPLD器件概述 27

2.8 常用FPGA/CPLD器件的标识及选择 30

2.9 FPGA/CPLD的发展趋势 33

习题 34

第3章 Quartus Ⅱ集成开发工具及其应用 35

3.1 Quartus Ⅱ设计流程概述 35

3.2 Quartus Ⅱ开发环境主界面 36

3.3 Quartus Ⅱ的基本操作——原理图输入法 37

3.4 Quartus Ⅱ的基本操作——文本输入法 48

3.5 基于宏功能模块与IP的设计 53

3.6 设计优化与SignalTap Ⅱ简介 87

习题 93

第4章 Verilog HDL结构与要素 94

4.1 概述 94

4.2 Verilog HDL的基本结构与描述风格 95

4.3 Verilog HDL语法与要素 102

习题 115

第5章 Verilog HDL基本语句 117

5.1 Verilog HDL行为描述构成 118

5.2 过程语句 119

5.3 块语句 123

5.4 赋值语句 124

5.5 条件语句 128

5.6 循环语句 132

5.7 任务与函数 135

5.8 编译指示语句与系统函数简介 138

习题 144

第6章 EDA设计实例 146

6.1 常用组合逻辑电路设计 146

6.2 常用时序逻辑电路设计 154

6.3 存储器设计 161

6.4 有限状态机设计 163

6.5 Verilog HDL综合设计及优化 170

习题 188

第7章 EDA技术实验 190

7.1 EDA技术实验基本要求 190

7.2 Quartus Ⅱ软件使用与简单组合电路设计 191

7.3 8位移位寄存器的设计 201

7.4 带清零、使能的4位加法计数器设计 203

7.5 基于LPM函数的加法电路设计 205

7.6 深度为4的8位RAM设计 210

7.7 计数器及其LED显示设计 212

7.8 任意8位序列检测器设计 215

7.9 数控脉冲宽度调制信号发生器设计 217

习题 220

第8章 常见EDA实验开发系统简介 221

8.1 概述 221

8.2 Altera DE2开发板简介 221

参考文献 239