数字设计与Verilog实现 第5版pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

数字设计与Verilog实现 第5版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数字系统与二进制数 1

1.1 数字系统 1

1.2 二进制数 2

1.3 数制的转换 4

1.4 八进制和十六进制数 6

1.5 补码 7

1.6 带符号的二进制数 10

1.7 二进制码 13

1.8 二进制存储与寄存器 19

1.9 二进制逻辑 21

习题 23

参考文献 26

网络搜索主题 26

第2章 布尔代数和逻辑门 27

2.1 引言 27

2.2 基本定义 27

2.3 布尔代数的公理 28

2.4 布尔代数的基本定理和性质 30

2.5 布尔函数 32

2.6 范式与标准式 36

2.7 其他逻辑运算 41

2.8 数字逻辑门 42

2.9 集成电路 46

习题 48

参考文献 51

网络搜索主题 51

第3章 门电路化简 52

3.1 引言 52

3.2 图形法化简 52

3.3 四变量卡诺图 55

3.4 和之积式的化简 59

3.5 无关条件 61

3.6 与非门和或非门实现 62

3.7 其他两级门电路实现 67

3.8 异或函数 71

3.9 硬件描述语言 75

习题 82

参考文献 86

网络搜索主题 87

第4章 组合逻辑 88

4.1 引言 88

4.2 组合电路 88

4.3 分析步骤 89

4.4 设计步骤 90

4.5 二进制加减器 93

4.6 十进制加法器 100

4.7 二进制乘法器 102

4.8 数值比较器 103

4.9 译码器 105

4.10 编码器 107

4.11 数据选择器 110

4.12 组合电路的HDL模型 114

习题 126

参考文献 131

网络搜索主题 132

第5章 同步时序逻辑 133

5.1 引言 133

5.2 时序电路 133

5.3 存储元件：锁存器 134

5.4 存储元件：触发器 137

5.5 钟控时序电路分析 142

5.6 时序电路的可综合HDL模型 150

5.7 状态化简与分配 160

5.8 设计过程 163

习题 170

参考文献 175

网络搜索主题 176

第6章 寄存器和计数器 177

6.1 寄存器 177

6.2 移位寄存器 179

6.3 行波计数器 184

6.4 同步计数器 187

6.5 其他计数器 192

6.6 寄存器和计数器的HDL描述 195

习题 201

参考文献 206

网络搜索主题 206

第7章 存储器和可编程逻辑器件 207

7.1 引言 207

7.2 随机存取存储器 207

7.3 存储器译码 212

7.4 检纠错 215

7.5 只读存储器 217

7.6 可编程逻辑阵列 222

7.7 可编程阵列逻辑 224

7.8 时序可编程器件 227

习题 238

参考文献 240

网络搜索主题 240

第8章 寄存器传输级设计 241

8.1 引言 241

8.2 寄存器传输级定义 241

8.3 HDL的寄存器传输级描述 242

8.4 算法状态机（ASM） 249

8.5 设计举例（ASMD流程图） 254

8.6 设计举例的HDL描述 261

8.7 时序二进制乘法器 268

8.8 控制逻辑 272

8.9 二进制乘法器的HDL描述 277

8.10 用数据选择器进行设计 283

8.11 无竞争设计（软竞争条件） 292

8.12 无锁存设计（为什么浪费硅片） 292

8.13 语言的其他特性 293

习题 293

参考文献 300

网络搜索主题 300

第9章 用标准IC和FPGA进行实验 301

9.1 实验介绍 301

9.2 实验1：二进制和十进制数 304

9.3 实验2：数字逻辑门 306

9.4 实验3：布尔函数化简 307

9.5 实验4：组合电路 309

9.6 实验5：代码转换 310

9.7 实验6：使用数据选择器进行设计 311

9.8 实验7：加法器和减法器 312

9.9 实验8：触发器 314

9.10 实验9：时序电路 315

9.11 实验10：计数器 316

9.12 实验11：移位寄存器 317

9.13 实验12：串行加法 320

9.14 实验13：存储器单元 321

9.15 实验14：灯式手球 322

9.16 实验15：时钟脉冲发生器 325

9.17 实验16：并行加法器和累加器 326

9.18 实验17：二进制乘法器 328

9.19 Verilog HDL模拟实验和使用FPGA的快速原型验证 330

第10章 标准图形符号 335

10.1 矩形符号 335

10.2 限定符号 336

10.3 相关符号 338

10.4 组合部件符号 339

10.5 触发器符号 341

10.6 寄存器符号 342

10.7 计数器符号 344

10.8 RAM符号 345

习题 345

参考文献 346

网络搜索主题 346

附录A 半导体和CMOS集成电路 347

部分习题解答 357