图书介绍
基于FPGA的嵌入式系统设计 Altera SoC FPGA 第2版pdf电子书版本下载
- 任爱锋，罗丰，宋士权，董怡斌编著 著
- 出版社： 西安：西安电子科技大学出版社
- ISBN：7560634516
- 出版时间：2014
- 标注页数：379页
- 文件大小：72MB
- 文件页数：391页
- 主题词：数字图象处理－系统设计－高等学校－教材
PDF下载
下载说明
基于FPGA的嵌入式系统设计 Altera SoC FPGA 第2版PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 基于SoC FPGA的嵌入式系统设计概述 1
1.1 SoC嵌入式设计的挑战与机遇 1
1.2 Altera提供的解决方案汇集 3
1.2.1 器件系列 3
1.2.2 设计软件工具及嵌入式处理器 4
1.2.3 可以使用的IP功能 8
1.2.4 SoC FPGA开发套件简介 14
第2章 Altera SoC FPGA系列器件简介 19
2.1 SoC FPGA简介 19
2.2 Cyclone V器件 21
2.3 Arria V器件 28
第3章 Quartus Ⅱ EDA开发工具应用 36
3.1 现代数字系统设计方法简介 36
3.1.1 图形用户界面设计方法 39
3.1.2 EDA数字系统设计流程 39
3.1.3 Quartus Ⅱ13.0 EDA软件特点 40
3.2 Quartus Ⅱ13.0软件安装 41
3.3 Quartus Ⅱ EDA软件设计过程 44
3.4 Quartus Ⅱ设计输入 47
3.4.1 创建新工程 47
3.4.2 建立原理图编辑文件 50
3.4.3 建立文本编辑文件 63
3.4.4 建立存储器编辑文件 64
3.4.5 设计实例 68
3.5 设计项目的编译 72
3.5.1 项目综合 72
3.5.2 Quartus Ⅱ编译器选项设置 73
3.5.3 引脚分配 80
3.5.4 项目编译结果分析 81
3.6 设计项目的仿真验证 83
3.6.1 Modelsim软件架构 83
3.6.2 Modelsim软件应用 83
3.7 TimeQuest时序分析 87
3.7.1 时序分析基本参数 87
3.7.2 时序分析基本步骤 88
3.7.3 查看时序分析报告 96
3.8 器件编程 97
第4章 Qsys系统开发工具 100
4.1 Qsys简介 100
4.1.1 SoPC技术简介 100
4.1.2 Qsys与SoPC开发 101
4.1.3 Qsys的功能特点 101
4.1.4 Qsys的优点 102
4.2 Qsys设计流程 103
4.3 Qsys用户界面 104
4.3.1 系统元件页 104
4.3.2 系统从属页 105
4.3.3 系统选项页 106
4.3.4 Qsys菜单命令 110
4.4 Qsys用户自定制元件 111
4.4.1 Qsys组件构成 112
4.4.2 Qsys组件编辑器 113
4.4.3 自定义组件实例1——DDS信号产生模块 114
4.4.4 自定义组件实例2——以太网控制器W5300控制 126
第5章 Nios Ⅱ EDS嵌入式处理器设计 130
5.1 Nios Ⅱ嵌入式处理器简介 130
5.1.1 第一代Nios嵌入式处理器 130
5.1.2 第二代Nios嵌入式处理器 130
5.1.3 可配置的软核嵌入式处理器的优势 132
5.2 Nios Ⅱ嵌入式处理器软硬件开发流程简介 135
5.2.1 硬件开发流程 136
5.2.2 软件设计流程 136
5.2.3 软件设计实例 136
5.3 HAL系统库 149
5.3.1 HAL系统库简介 149
5.3.2 使用HAL开发程序 151
5.4 Nios Ⅱ EDS开发实例 155
5.4.1 系统软硬件需求分析 155
5.4.2 系统硬件设计 157
5.4.3 系统软件设计 169
第6章 基于Qsys的HPS模型设计 179
6.1 Cyclone V SoC和Arria V SoC子系统介绍 179
6.1.1 SoC的CPU部分简介 179
6.1.2 SoC的DSP部分（NEON和FPU）简介 189
6.2 嵌入式SoC FPGA软硬件开发流程 193
6.2.1 建立HPS硬件系统模型 194
6.2.2 生成Preloader镜像文件 232
6.2.3 生成设备树（Device Tree） 237
6.2.4 设备树DTB（Device Tree Blob）检查 239
第7章 基于SoC EDS的嵌入式系统设计 246
7.1 SoC EDS简介 246
7.1.1 SoC EDS嵌入式系统设计套件 246
7.1.2 SoC EDS安装 249
7.2 DS-5设计输入 254
7.2.1 创建C/C+++工程 254
7.2.2 创建Makefi le项目 255
7.2.3 导入工程 256
7.2.4 创建源文件 257
7.3 设计项目的编译 258
7.3.1 ARM编译器和GNU编译器简介 258
7.3.2 DS-5编译器及其选项设置 261
7.4 设计项目的调试 262
7.4.1 调试配置（Debug Configuration） 263
7.4.2 调试视图（Debug Views） 271
7.5 基于ARM编译器的裸机实例 275
7.5.1 创建ARMCC项目 276
7.5.2 建立项目文件 279
7.5.3 项目编译 287
7.5.4 设计项目的调试 288
7.6 基于GNU编译器的裸机实例 294
7.6.1 创建GNU项目 295
7.6.2 创建项目文件 296
7.6.3 跟踪调试 302
7.7 ARM Streamline硬件性能分析器 306
7.7.1 ARM Streamline的基本特点 306
7.7.2 设置ARM Linux目标机 309
7.7.3 设置捕捉选项和配置计数器 315
7.7.4 Live视图 320
7.7.5 Timeline视图 321
7.7.6 Streamline的其他视图 324
第8章 基于ARM SoC FPGA的DSP设计 332
8.1 NEON和通用DSP的性能对比 332
8.2 Bare-metal下对NEON和FPU的支持及优化 334
8.3 NEON的语法特征 336
8.4 DSP开发实例 337
8.4.1 基本的DSP处理模块 337
8.4.2 浮点向量运算 339
8.4.3 矩阵运算 340
8.4.4 FFT算法实现 342
8.4.5 FIR算法实现 360
8.4.6 IIR算法实现 363
第9章 OpenCL入门与应用 365
9.1 OpenCL简介 365
9.2 构建OpenCL环境 371
9.3 基于OpenCL的实例编译测试 373
9.4 OpenCL参考资料说明 379