计算机组成原理 第5版 立体化教材pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

计算机组成原理 第5版 立体化教材PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 计算机系统概论 1

1.1计算机的分类 1

1.2计算机的发展简史 2

1.2.1计算机的五代变化 2

1.2.2半导体存储器的发展 3

1.2.3微处理器的发展 3

1.2.4计算机的性能指标 5

1.3计算机的硬件 6

1.3.1硬件组成要素 6

1.3.2运算器 7

1.3.3存储器 8

1.3.4控制器 8

1.3.5适配器与输入输出设备 11

1.4计算机的软件 11

1.4.1软件的组成与分类 11

1.4.2软件的发展演变 12

1.5计算机系统的层次结构 13

1.5.1多级组成的计算机系统 13

1.5.2软件与硬件的逻辑等价性 14

本章小结 15

习题 15

第2章 运算方法和运算器 16

2.1数据与文字的表示方法 16

2.1.1数据格式 16

2.1.2数的机器码表示 19

2.1.3字符与字符串的表示方法 23

2.1.4汉字的表示方法 24

2.1.5校验码 25

2.2定点加法、减法运算 26

2.2.1补码加法 26

2.2.2补码减法 27

2.2.3溢出概念与检测方法 28

2.2.4基本的二进制加法／减法器 30

2.3定点乘法运算 31

2.3.1原码并行乘法 31

2.3.2直接补码并行乘法 36

2.4定点除法运算 39

2.4.1原码除法算法原理 39

2.4.2并行除法器 40

2.5定点运算器的组成 43

2.5.1逻辑运算 44

2.5.2多功能算术／逻辑运算单元（ALU） 45

2.5.3内部总线 49

2.5.4定点运算器的基本结构 50

2.6浮点运算方法和浮点运算器 52

2.6.1浮点加法、减法运算 52

2.6.2浮点乘法、除法运算 55

2.6.3浮点运算流水线 57

2.6.4浮点运算器实例 60

本章小结 62

习题 62

第3章 多层次的存储器 64

3.1存储器概述 64

3.1.1存储器的分类 64

3.1.2存储器的分级 65

3.1.3主存储器的技术指标 65

3.2 SRAM存储器 66

3.2.1基本的静态存储元阵列 66

3.2.2基本的SRAM逻辑结构 67

3.2.3读／写周期波形图 68

3.3 DRAM存储器 69

3.3.1 DRAM存储元的记忆原理 69

3.3.2 DRAM芯片的逻辑结构 70

3.3.3读／写周期、刷新周期 71

3.3.4存储器容量的扩充 72

3.3.5高级的DRAM结构 73

3.3.6 DRAM读／写的正确性校验 77

3.4只读存储器和闪速存储器 78

3.4.1只读存储器ROM 78

3.4.2 FLASH存储器 82

3.5并行存储器 84

3.5.1双端口存储器 84

3.5.2多模块交叉存储器 87

3.6 cache存储器 90

3.6.1 cache基本原理 90

3.6.2主存与cache的地址映射 92

3.6.3替换策略 97

3.6.4 cache的写操作策略 97

3.6.5 Pentium 4的cache组织 98

3.6.6使用多级cache减少缺失损失 99

3.7虚拟存储器 100

3.7.1虚拟存储器的基本概念 100

3.7.2页式虚拟存储器 102

3.7.3段式虚拟存储器和段页式虚拟存储器 105

3.7.4虚存的替换算法 107

3.8奔腾系列机的虚存组织 108

3.8.1存储器模型 108

3.8.2虚地址模式 109

3.8.3分页模式下的地址转换 109

本章小结 110

习题 111

第4章 指令系统 114

4.1指令系统的发展与性能要求 114

4.1.1指令系统的发展 114

4.1.2指令系统的性能要求 114

4.1.3低级语言与硬件结构的关系 115

4.2指令格式 116

4.2.1操作码 116

4.2.2地址码 117

4.2.3指令字长度 118

4.2.4指令助记符 118

4.2.5指令格式举例 119

4.3操作数类型 122

4.3.1一般的数据类型 122

4.3.2 Pentium数据类型 122

4.3.3 Power PC数据类型 123

4.4指令和数据的寻址方式 123

4.4.1指令的寻址方式 123

4.4.2操作数基本寻址方式 124

4.4.3寻址方式举例 127

4.5典型指令 130

4.5.1指令的分类 130

4.5.2基本指令系统的操作 131

4.5.3精简指令系统 131

4.6 ARM汇编语言 134

本章小结 136

习题 137

第5章 中央处理器 139

5.1 CPU的功能和组成 139

5.1.1 CPU的功能 139

5.1.2 CPU的基本组成 139

5.1.3 CPU中的主要寄存器 140

5.1.4操作控制器与时序产生器 141

5.2指令周期 142

5.2.1指令周期的基本概念 142

5.2.2 MOV指令的指令周期 143

5.2.3 LAD指令的指令周期 145

5.2.4 ADD指令的指令周期 147

5.2.5 ST O指令的指令周期 147

5.2.6 J MP指令的指令周期 149

5.2.7用方框图语言表示指令周期 149

5.3时序产生器和控制方式 152

5.3.1时序信号的作用和体制 152

5.3.2时序信号产生器 153

5.3.3控制方式 155

5.4微程序控制器 155

5.4.1微程序控制原理 155

5.4.2微程序设计技术 162

5.5硬连线控制器 165

5.6流水CPU 168

5.6.1并行处理技术 168

5.6.2流水CPU的结构 168

5.6.3流水线中的主要问题 170

5.6.4奔腾CPU 172

5.7 RISC CPU 177

5.7.1 RISC机器的特点 177

5.7.2 RISC CPU实例 178

5.7.3动态流水线调度 181

本章小结 182

习题 183

第6章 总线系统 185

6.1总线的概念和结构形态 185

6.1.1总线的基本概念 185

6.1.2总线的连接方式 186

6.1.3总线的内部结构 188

6.1.4总线结构实例 189

6.2总线接口 190

6.2.1信息传送方式 190

6.2.2总线接口的基本概念 192

6.3总线的仲裁 194

6.3.1集中式仲裁 194

6.3.2分布式仲裁 196

6.4总线的定时和数据传送模式 196

6.4.1总线的定时 196

6.4.2总线数据传送模式 199

6.5 HOST总线和PCI总线 199

6.5.1多总线结构 199

6.5.2 PCI总线信号 201

6.5.3总线周期类型 202

6.5.4总线周期操作 203

6.5.5总线仲裁 204

6.6 InfiniBand标准 204

6.6.1 InfiniBand的体系结构 204

6.6.2 InfiniBand的通信协议 205

本章小结 207

习题 207

第7章 外存与I/O设备 209

7.1外围设备概述 209

7.1.1外围设备的一般功能 209

7.1.2外围设备的分类 209

7.2磁盘存储设备 211

7.2.1磁记录原理 211

7.2.2磁盘的组成和分类 213

7.2.3磁盘驱动器和控制器 214

7.2.4磁盘上信息的分布 215

7.2.5磁盘存储器的技术指标 216

7.3磁盘存储设备的技术发展 218

7.3.1磁盘cache 218

7.3.2磁盘阵列RAID 218

7.3.3可移动存储设备 219

7.4磁带存储设备 220

7.5光盘和磁光盘存储设备 221

7.5.1光盘存储设备 221

7.5.2磁光盘存储设备 222

7.6显示设备 224

7.6.1显示设备的分类与有关概念 224

7.6.2字符／图形显示器 225

7.6.3图像显示设备 226

7.6.4 VESA显示标准 227

7.7输入设备和打印设备 229

7.7.1输入设备 229

7.7.2打印设备 230

本章小结 232

习题 232

第8章 输入输出系统 234

8.1外围设备的速度分级与信息交换方式 234

8.1.1外围设备的速度分级 234

8.1.2信息交换方式 236

8.2程序查询方式 237

8.3程序中断方式 240

8.3.1中断的基本概念 240

8.3.2程序中断方式的基本I/O接口 242

8.3.3单级中断 243

8.3.4多级中断 245

8.3.5中断控制器 248

8.3.6 Pentium中断机制 249

8.4 DMA方式 251

8.4.1 DMA的基本概念 251

8.4.2 DMA传送方式 251

8.4.3基本的DMA控制器 253

8.4.4选择型和多路型DMA控制器 255

8.5通道方式 258

8.5.1通道的功能 258

8.5.2通道的类型 260

8.5.3通道结构的发展 261

8.6通用I/O标准接口 261

8.6.1并行I/O标准接口SCSI 261

8.6.2串行I/O标准接口IEE1394 262

8.6.3 I/O系统设计 265

本章小结 266

习题 267

第9章 并行组织与结构 269

9.1体系结构中的并行性 269

9.1.1并行性的概念 269

9.1.2提高并行性的技术途径 269

9.1.3单处理机系统中的并行性 270

9.1.4多处理机系统中的并行性 270

9.1.5并行处理机的体系结构类型 272

9.1.6并行处理机的组织和结构 273

9.2多线程与超线程处理机 275

9.2.1从指令级并行到线程级并行 276

9.2.2同时多线程结构 277

9.2.3超线程处理机结构 278

9.3多处理机 279

9.3.1多处理机系统的分类 279

9.3.2 SMP的基本概念 280

9.3.3 SMP的结构 281

9.4多核处理机 282

9.4.1多核处理机的优势 282

9.4.2多核处理机的组织结构 283

9.4.3多核处理机的关键技术 286

9.5多核处理机实例 293

9.5.1 ARM多核处理机 293

9.5.2英特尔酷睿多核处理机 295

9.5.3英特尔至强多核处理机 297

9.5.4龙芯多核处理机 298

本章小结 301

习题 301

第10章 课程教学实验设计 303

10.1 TEC-8实验系统平台 303

10.2 TEC-8实验系统结构和操作 304

10.2.1模型计算机时序信号 304

10.2.2模型计算机组成 304

10.2.3模型计算机指令系统 307

10.2.4开关、按钮、指示灯 308

10.2.5 E2 PROM中微代码的修改 310

10.3运算器组成实验 314

10.4双端口存储器实验 320

10.5数据通路实验 324

10.6微程序控制器实验 329

10.7 CPU组成与机器指令的执行实验 334

10.8中断原理实验 338

第11章 课程综合设计 342

11.1硬连线控制器的常规CPU设计 342

11.2含有阵列乘法器的ALU设计 347

附录A《计算机组成原理》（第五版·立体化教材）配套教材与实验设备 350

附录B 2013年计算机组成原理研究生入学统考大纲 351

参考文献 353