数字通信同步技术的MATLAB与FPGA实现 Xilinx/VHDL版pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

数字通信同步技术的MATLAB与FPGA实现 Xilinx/VHDL版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 同步技术的概念及FPGA基础 1

1.1 数字通信中的同步技术 2

1.2 同步技术的实现方法 4

1.2.1 两种不同的实现原理 4

1.2.2 常用的工程实现途径 5

1.3 FPGA概念及其在信号处理中的应用 6

1.3.1 基本概念及发展历程 6

1.3.2 FPGA的结构和工作原理 7

1.3.3 FPGA在数字信号处理中的应用 13

1.4 Xilinx器件简介 14

1.4.1 Xilinx器件概况 14

1.4.2 Spartan系列器件 16

1.4.3 Virtex系列器件 17

1.5 VHDL语言简介 19

1.6 FPGA设计工具及开发流程 22

1.6.1 ISE开发套件 22

1.6.2 ModelSim仿真软件 25

1.6.3 Synplicity综合软件 27

1.6.4 FPGA设计流程 29

1.7 MATLAB软件 31

1.8 MATLAB与ISE的数据交互 34

1.9 FPGA信号处理板CXD301 35

1.1 0小结 36

第2章 FPGA实现数字信号处理基础 39

2.1 FPGA中数的表示 40

2.1.1 莱布尼兹与二进制 40

2.1.2 定点数表示 41

2.1.3 浮点数表示 42

2.2 FPGA中数的运算 45

2.2.1 加／减法运算 45

2.2.2 乘法运算 48

2.2.3 除法运算 50

2.2.4 有效数据位的计算 51

2.3 有限字长效应 54

2.3.1 字长效应的产生因素 54

2.3.2 A/D变换的字长效应 54

2.3.3 系统运算中的字长效应 55

2.4 FPGA中的常用处理模块 57

2.4.1 加法器模块 57

2.4.2 乘法器模块 60

2.4.3 除法器模块 65

2.4.4 浮点运算模块 68

2.4.5 滤波器模块 70

2.4.6 数字频率器模块 72

2.5 小结 74

第3章 锁相技术原理及应用 75

3.1 锁相环的工作原理 76

3.1.1 锁相环路的模型 76

3.1.2 锁定与跟踪的概念 77

3.1.3 环路的基本性能要求 78

3.2 锁相环的组成 78

3.2.1 鉴相器 79

3.2.2 环路滤波器 79

3.2.3 压控振荡器 81

3.3 锁相环路的动态方程 81

3.3.1 非线性相位模型 81

3.3.2 线性相位模型 83

3.3.3 环路的传递函数 83

3.4 锁相环路的性能分析 85

3.4.1 暂态信号响应 85

3.4.2 环路的频率响应 87

3.4.3 环路的稳定性 89

3.4.4 非线性跟踪性能 91

3.4.5 环路的捕获性能 92

3.4.6 环路的噪声性能 93

3.5 锁相环路的应用 95

3.5.1 环路的两种跟踪状态 95

3.5.2 调频解调器 96

3.5.3 调相解调器 97

3.5.4 调幅信号的相干解调 97

3.5.5 锁相调频器 98

3.5.6 锁相调相器 98

3.6 小结 99

第4章 载波同步的FPGA实现 101

4.1 载波同步的原理 102

4.1.1 载波同步的概念及实现方法 102

4.1.2 锁相环的工作方式 103

4.2 锁相环路的数字化模型 104

4.2.1 数字鉴相器 104

4.2.2 数字环路滤波器 105

4.2.3 数字控制振荡器 106

4.2.4 数字环路的动态方程 106

4.3 输入信号建模与仿真 108

4.3.1 工程实例需求 108

4.3.2 输入信号模型 109

4.3.3 输入信号的MATLAB仿真 110

4.4 载波同步环的参数设计 113

4.4.1 总体性能参数设计 113

4.4.2 数字鉴相器设计 114

4.4.3 环路滤波器及数控振荡器设计 117

4.5 载波同步环的FPGA实现 119

4.5.1 顶层模块的VHDL实现 119

4.5.2 IIR低通滤波器的VHDL实现 123

4.5.3 环路滤波器的VHDL实现 127

4.5.4 同步环路的FPGA实现 129

4.6 载波同步环的仿真测试 131

4.6.1 测试激励的VHDL设计 131

4.6.2 单载波输入信号的仿真测试 134

4.6.3 调幅波输入信号的仿真测试 138

4.6.4 关于载波环路参数的讨论 141

4.7 载波同步环的板载测试 143

4.7.1 硬件接口电路 143

4.7.2 板载测试程序 143

4.7.3 板载测试验证 147

4.8 小结 148

第5章 抑制载波同步的FPGA实现 149

5.1 抑制载波同步的原理 150

5.1.1 平方环工作原理 150

5.1.2 同相正交环工作原理 151

5.1.3 判决反馈环工作原理 152

5.2 输入信号建模与仿真 154

5.2.1 工程实例需求 154

5.2.2 DPSK调制原理及信号特征 154

5.2.3 DPSK信号传输模型及仿真 155

5.3 平方环的FPGA实现 157

5.3.1 改进的平方环原理 157

5.3.2 环路性能参数设计 158

5.3.3 带通滤波器设计 159

5.3.4 顶层模块的VHDL实现 161

5.3.5 带通滤波器的VHDL实现 165

5.3.6 其他模块的VHDL实现 171

5.3.7 FPGA实现后的仿真测试 171

5.3.8 平方环的板载实验 173

5.4 同相正交环的FPGA实现 176

5.4.1 环路性能参数设计 176

5.4.2 低通滤波器VHDL实现 177

5.4.3 其他模块的VHDL实现 179

5.4.4 顶层模块的VHDL实现 179

5.4.5 FPGA实现后的仿真测试 182

5.4.6 同相支路的判决及码型变换 184

5.4.7 同相正交环的板载实验 186

5.5 判决反馈环的FPGA实现 191

5.5.1 环路性能参数设计 191

5.5.2 顶层模块的VHDL实现 191

5.5.3 积分判决模块的VHDL实现 195

5.5.4 FPGA实现后的仿真测试 198

5.6 小结 199

第6章 自动频率控制的FPGA实现 201

6.1 自动频率控制的概念 202

6.2 最大似然频偏估计的FPGA实现 203

6.2.1 最大似然频偏估计的原理［1］ 203

6.2.2 最大似然频偏估计的MATLAB仿真 205

6.2.3 频偏估计的FPGA实现方法 207

6.2.4 CORDIC核的使用 209

6.2.5 顶层文件的VHDL实现 212

6.2.6 频偏估计模块的VHDL实现 216

6.2.7 FPGA实现及仿真测试 220

6.3 基于FFT载频估计的FPGA实现 221

6.3.1 离散傅里叶变换 221

6.3.2 FFT算法原理及MATLAB仿真 223

6.3.3 FFT核的使用 226

6.3.4 输入信号建模与MATLAB仿真 228

6.3.5 基于FFT载频估计的VHDL实现 229

6.3.6 FPGA实现及仿真测试 233

6.4 FSK信号调制解调原理 234

6.4.1 数字频率调制 234

6.4.2 FSK信号的MATLAB仿真 236

6.4.3 FSK相干解调原理 238

6.4.4 AFC环解调FSK信号的原理 240

6.5 AFC环的FPGA实现 242

6.5.1 环路参数设计 242

6.5.2 顶层模块的VHDL实现 244

6.5.3 鉴频器模块的VHDL实现 248

6.5.4 FPGA实现及仿真测试 249

6.5.5 AFC环的板载测试 250

6.6 小结 254

第7章 位同步技术的FPGA实现 255

7.1 锁相环位同步技术原理 256

7.1.1 位同步技术概念及分类 256

7.1.2 数字锁相环位同步技术 257

7.2 微分型位同步的FPGA实现 259

7.2.1 微分型位同步的原理 259

7.2.2 顶层模块的VHDL实现 261

7.2.3 双相时钟信号的VHDL实现 264

7.2.4 微分鉴相模块的VHDL实现 266

7.2.5 单稳触发器的VHDL实现 267

7.2.6 控制及分频模块的VHDL实现 269

7.2.7 位同步形成及移相模块的VHDL实现 270

7.2.8 FPGA实现及仿真测试 272

7.2.9 微分型位同步环的板载实验 274

7.3 积分型位同步的FPGA实现 276

7.3.1 积分型位同步的原理 276

7.3.2 顶层模块的VHDL实现 278

7.3.3 积分模块的VHDL实现 282

7.3.4 鉴相模块的VHDL实现 283

7.3.5 FPGA实现及仿真测试 284

7.4 改进位同步技术的FPGA实现 286

7.4.1 正交支路积分输出门限判决法 286

7.4.2 数字式滤波器法的工作原理 288

7.4.3 随机徘徊滤波器的VHDL实现 288

7.4.4 随机徘徊滤波器的仿真测试 290

7.4.5 改进的数字滤波器工作原理 291

7.4.6 改进滤波器的VHDL实现 292

7.5 小结 294

第8章 插值算法位同步技术的FPGA实现 295

8.1 插值算法位同步技术原理 296

8.1.1 插值算法总体结构 296

8.1.2 内插滤波器原理及结构 296

8.1.3 Gardner误差检测算法 298

8.1.4 环路滤波器与数控振荡器 300

8.2 插值算法位同步技术的MATLAB仿真 301

8.2.1 设计环路滤波器系数 301

8.2.2 分析位定时算法MATLAB仿真程序 302

8.2.3 简化后的插值位同步算法仿真 306

8.3 插值算法位同步技术的FPGA实现 310

8.3.1 顶层模块的VHDL设计 310

8.3.2 插值滤波模块的VHDL设计 312

8.3.3 误差检测及环路滤波器模块的VHDL设计 315

8.3.4 数控振荡器模块的VHDL设计 317

8.3.5 FPGA实现后的仿真测试 318

8.4 插值算法位同步环的板载测试 319

8.4.1 硬件接口电路 319

8.4.2 板载测试程序 320

8.4.3 板载测试验证 320

8.5 小结 321

第9章 帧同步技术的FPGA实现 323

9.1 异步传输与同步传输的概念 324

9.1.1 异步传输的概念 324

9.1.2 同步传输的概念 325

9.1.3 异步传输与同步传输的区别 325

9.2 起止式同步的FPGA实现 326

9.2.1 RS-232串口通信协议 326

9.2.2 顶层模块的VHDL实现 328

9.2.3 时钟模块的VHDL实现 330

9.2.4 数据接收模块的VHDL实现 331

9.2.5 数据发送模块的VHDL实现 334

9.2.6 串口通信的板载测试 335

9.3 帧同步码组及其检测原理 337

9.3.1 帧同步码组的选择 337

9.3.2 间隔式插入法的检测原理 339

9.3.3 连贯式插入法的检测原理 339

9.3.4 帧同步的几种状态 341

9.4 连贯式插入法帧同步的FPGA实现 342

9.4.1 实例要求及总体模块设计 342

9.4.2 搜索模块的VHDL实现及仿真 345

9.4.3 校核模块的VHDL实现及仿真 349

9.4.4 同步模块的VHDL实现及仿真 353

9.4.5 帧同步系统的FPGA实现及仿真 358

9.4.6 帧同步电路的板载测试 359

9.5 小结 363

参考文献 365