数字逻辑 第5版pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

数字逻辑 第5版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 开关理论基础 1

1.1二进制系统 1

1.1.1连续量和离散量 1

1.1.2开关量 2

1.1.3数字波形 3

1.2数制与码制 4

1.2.1进位计数制 4

1.2.2进位计数制的相互转换 5

1.2.3二进制编码 7

1.3逻辑函数及其描述工具 9

1.3.1逻辑函数的基本概念 9

1.3.2逻辑函数的描述工具 9

1.3.3基本逻辑运算 10

1.3.4正逻辑、负逻辑、三态门 15

1.4布尔代数 15

1.4.1布尔代数的基本定律 15

1.4.2布尔代数运算的基本规则 16

1.4.3用布尔代数简化逻辑函数 17

1.5卡诺图 19

1.5.1卡诺图的结构与特点 20

1.5.2用卡诺图简化逻辑函数 23

1.6数字集成电路 26

1.6.1集成电路的制造技术类型 26

1.6.2集成电路的封装类型 27

1.6.3集成电路的规模类型 28

1.6.4集成电路的使用特性 28

小结 30

习题 30

第2章 组合逻辑 32

2.1组合逻辑分析 32

2.1.1逐级电平推导法 32

2.1.2列写布尔表达式法 33

2.1.3数字波形图分析法 33

2.1.4列写逻辑电路真值表法 34

2.1.5组合逻辑中的竞争冒险 35

2.2组合逻辑设计 37

2.2.1组合逻辑设计步骤 37

2.2.2逻辑问题的描述 37

2.2.3利用任意项的逻辑设计 39

2.3组合逻辑电路的等价变换 40

2.3.1狄摩根定理的应用 40

2.3.2与非门、或非门作为通用元件 41

2.3.3利用与非门／非或门进行等价变换 42

2.3.4逻辑函数的“与或非”门实现 42

2.4数据选择器与分配器 43

2.4.1数据选择器 43

2.4.2数据分配器 44

2.5译码器和编码器 45

2.5.1译码器 45

2.5.2编码器 47

2.6数据比较器和加法器 50

2.6.1数据比较器 50

2.6.2加法器 52

2.7奇偶校验器 53

2.7.1奇偶校验的基本原理 53

2.7.2具有奇偶校验的数据传输 54

小结 55

习题 55

第3章 时序逻辑 58

3.1锁存器 58

3.1.1锁存器的基本特性 58

3.1.2基本SR锁存器 59

3.1.3门控SR锁存器 60

3.1.4门控D锁存器 61

3.2触发器 61

3.2.1 SR触发器 62

3.2.2 D触发器 64

3.2.3 JK触发器 65

3.2.4触发器的应用和时间参数 67

3.3寄存器和移位寄存器 68

3.3.1寄存器 68

3.3.2移位寄存器 69

3.4计数器 71

3.4.1同步计数器 71

3.4.2异步计数器 74

3.4.3中规模集成计数器及应用 76

3.5定时脉冲产生器 80

3.5.1时钟脉冲源电路 80

3.5.2节拍脉冲产生器 82

3.5.3数字钟 84

3.6同步时序逻辑分析 85

3.6.1同步时序逻辑电路的描述工具 85

3.6.2同步时序逻辑电路分析的一般方法 86

3.7同步时序逻辑设计 90

3.7.1同步时序逻辑设计方法和步骤 90

3.7.2建立原始状态表的方法 94

3.7.3状态编码 95

小结 98

习题 98

第4章 存储逻辑 102

4.1特殊存储部件 102

4.1.1寄存器堆 102

4.1.2寄存器队列 103

4.1.3寄存器堆栈 104

4.2随机读写存储器RAM 105

4.2.1 RAM的逻辑结构 105

4.2.2地址译码方法 106

4.2.3 SRAM存储器 108

4.2.4 DRAM存储器 108

4.3只读存储器ROM 111

4.3.1掩模RO）M 111

4.3.2可编程ROM 114

4.4 FLASH存储器 116

4.4.1 FLASH存储元 116

4.4.2 FLASH存储器的基本操作 116

4.4.3 FLASH存储器的阵列结构 117

4.5存储器容量的扩充 118

4.5.1字长位数扩展 118

4.5.2字存储容量扩展 119

4.5.3存储器模块条 120

小结 121

习题 121

第5章 可编程逻辑 122

5.1 PLD的基本概念 122

5.1.1可编程阵列 122

5.1.2 PLD的类型 125

5.2现场可编程门阵列FPGA 127

5.2.1 FPGA的基本结构 127

5.2.2可组态逻辑块CLB 127

5.2.3 SRAM为基础的FPGA 129

5.3在系统可编程ISP 130

5.3.1 ispLSI器件的体系结构 131

5.3.2在系统编程原理 137

5.4可编程逻辑的原理图方式设计 139

5.4.1编程环境和设计流程图 139

5.4.2设计输入 141

5.4.3功能模拟 143

5.4.4综合和实现（软件） 144

5.4.5时序模拟 145

5.4.6器件下载 146

5.5可编程逻辑的VHDL文本方式设计 146

5.5.1 VHDL的基本概念 146

5.5.2 VHDL的组合逻辑设计 148

5.5.3 VHDL的时序逻辑设计 152

小结 155

习题 155

第6章 数字系统 157

6.1数字系统的基本概念 157

6.1.1一个数字系统实例 157

6.1.2数字系统的基本模型 158

6.1.3数字系统与逻辑功能部件的区别 159

6.2数据通路 160

6.2.1总线结构 160

6.2.2数据通路实例 162

6.3由顶向下的设计方法 163

6.3.1数字系统的设计任务 163

6.3.2算法状态机和算法流程图 164

6.4小型控制器的设计 167

6.4.1控制器的基本概念 167

6.4.2计数器型控制器 168

6.4.3多路选择器型控制器 171

6.4.4 定序型控制器 173

6.5微程序控制器的设计 175

6.5.1微程序控制的基本原理 175

6.5.2微程序控制器的一般结构 176

6.5.3微程序控制器的设计 177

6.6数字系统设计实例 179

6.6.1由顶向下——子系统的划分 179

6.6.2小型控制器的实现方案 180

6.6.3微程序控制器的实现方案 182

小结 184

习题 184

第7章 教学实验设计 187

7.1教学实验仪器与测试工具 187

7.1.1 TEC-5A/5B数字逻辑与计算机组成实验系统 187

7.1.2示波器 188

7.1.3数字万用表 191

7.1.4 逻辑测试笔 192

7.2基本逻辑门和三态门实验 193

7.3数据选择器、译码器、全加器实验 195

7.4触发器、移位寄存器实验 197

7.5计数器实验 199

7.6四相时钟分配器实验 199

7.7 E2 PROM实验 201

7.8可编程器件的原理图方式设计实验 202

7.9可编程器件的VHDL文本方式设计实验 203

第8章 课程综合设计 207

8.1简易频率计设计 207

8.2交通灯控制器设计 208

8.3电子钟设计 209

8.4药片装瓶系统设计 209

参考文献 211

附录A《数字逻辑》（第五版）配套教材与教学设备 212

附录B教学心得交流 213