数字IC设计 方法、技巧与实践pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

数字IC设计 方法、技巧与实践PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录 1

前言 1

第1章 背景知识 1

1.1 集成电路工艺、分类和设计方法的演进 1

1.1.1 集成电路工艺介绍 1

1.1.2 集成电路的分类 2

1.1.3 集成电路设计方法的演进 4

1.2 目前面临的问题和发展方向 5

1.2.1 物理综合技术 6

1.2.2 设计重用和SoC设计 7

1.2.3 片上网络（NoC:Network-on-a-Chip） 8

1.2.4 FPGA动态可重构技术 9

1.2.5 提高设计的抽象层次 10

1.3 本书的内容和范围 10

参考文献 11

第2章 芯片设计流程和工具 13

2.1 需求分析和需求管理 14

2.2 算法（Algorithm）和构架（Architecture）设计 15

2.3 模块设计和RTL实现 17

2.4 综合（Synthesis） 18

2.5 时序验证 20

2.6 原型验证（Prototyping） 21

2.7 后端设计（Back-end） 22

2.8 生产测试（Manufacturing Test） 24

2.9 工具的作用 25

参考文献 27

第3章 构架（Architecture）设计 28

3.1 芯片构架选择和设计 28

3.1.1 软硬件划分 29

3.1.2 功能模块的划分和接口定义 31

3.1.3 IP选择和设计 32

3.1.4 模块互连机制的选择和设计 37

3.1.5 构架建模和仿真 39

3.2 芯片设计的特殊考虑 42

3.2.1 芯片制造商和工艺的选择 42

3.2.2 设计的层次化 43

3.2.3 时序闭合性设计（Design for Timing Closure） 43

3.2.4 可调试性设计（Design for Debug） 49

3.2.5 可测性设计（Design for Test） 49

3.2.6 可验证性设计（Design for Verification） 58

3.2.7 低功耗设计 59

3.2.8 封装和引脚 64

3.3 制定构架（或功能）规范 64

3.4 制定功能验证计划 66

3.4.1 功能验证的基本概念和方法 67

3.4.2 随机测试（Random Test） 70

3.4.3 衡量功能验证的质量 70

参考文献 71

第4章 RTL级设计和仿真 73

4.1 概念 73

4.2 RTL代码编写的规则 75

4.2.1 通用规则 75

4.2.2 VHDL设计规则 82

4.2.3 Verilog设计规则 82

4.2.4 使用HDL检查工具对RTL设计规则进行检查 83

4.3 RTL级设计与综合及后端设计的关系 86

4.3.1 RTL级设计的综合结果 86

4.3.2 在RTL编码中考虑时延 93

4.3.3 在RTL编码中考虑面积问题 112

4.3.4 在RTL编码中考虑功耗问题 115

4.3.5 在RTL编码中考虑可测性问题 118

4.3.6 在RTL编码中考虑布线问题 119

4.4 典型设计应用 130

4.4.1 时钟和复位 130

4.3.7 根据综合结果改进RTL级设计 130

4.4.2 状态机 142

4.4.3 存储单元（RAM,Gray码FIFO，CAM设计，堆栈） 154

4.4.4 寄存器空间和CPU接口的设计 170

4.4.5 双向信号和内部总线 173

4.4.6 增强代码的可移植性 175

4.4.7 基本逻辑单元设计 180

4.5 RTL级设计的仿真验证 196

4.5.1 与仿真相关的概念 196

4.5.2 仿真竞争（Simulation Race） 209

4.5.3 仿真中的常见问题和解决 211

参考文献 218

第5章 逻辑综合和相关技术 220

5.1 综合（Synthesis）的概念和流程 220

5.1.1 逻辑综合 221

5.1.3 静态时间分析 223

5.1.2 等效性检查（Equivalence Check） 223

5.1.4 布局布线和验证 224

5.2 使用DC进行综合 224

5.2.1 预备知识 226

5.2.2 准备HDL文件 239

5.2.3 确定设计库 244

5.2.4 DC对设计的一些操作 246

5.2.5 定义设计的环境 250

5.2.6 定义设计约束（Constraints） 254

5.2.7 设计优化 267

5.2.8 分析和解决设计中存在的问题 281

5.3 扫描综合 286

5.3.1 扫描替换和扫描链组装 286

5.3.2 自底向上和自顶向下的扫描插入 290

5.3.3 如何获得最好的测试结果 291

5.3.4 边界扫描（Boundary Scan） 292

5.4 静态时间分析 293

5.4.1 PT基础 294

5.4.2 PT基本操作 296

5.4.3 Pre-layout静态时间分析 298

5.4.4 Post-layout静态时间分析 300

5.4.5 静态时间分析报告 302

5.5 等效性检查 304

5.5.1 基本概念 304

5.5.2 Formality基础 306

5.5.3 Formality的一些关键概念 307

参考文献 315

第6章 芯片设计的项目管理 316

6.1 项目计划 316

6.1.1 功能、性能、成本以及设计周期的权衡 317

6.1.2 项目策划的原则 317

6.1.3 项目策划的流程 318

6.1.4 项目计划（project plan）的内容 319

6.1.5 挑选项目成员 322

6.2 项目控制与度量 323

6.2.1 项目跟踪与控制 323

6.2.2 芯片设计生产率的度量 324

6.2.3 缺陷分析 328

6.3 风险管理 329

6.3.1 风险评估 330

6.3.2 风险最小化 332

6.4 数据管理 334

6.4.1 数据管理规则 334

6.4.2 芯片设计文档 342

6.4.3 配置管理 343

6.5 芯片设计的质量保证 347

6.5.1 质量保证的主要功能 347

6.5.2 质量保证活动的管理 348

6.5.3 项目中的评审 349

参考文献 353