图书介绍
数字电路设计与数字系统pdf电子书版本下载
- 刘培植等编著 著
- 出版社： 北京：北京邮电大学出版社
- ISBN：7563509941
- 出版时间：2005
- 标注页数：343页
- 文件大小：17MB
- 文件页数：355页
- 主题词：数字电路－电路设计－教材；数字系统－教材
PDF下载
下载说明
数字电路设计与数字系统PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
目录 1
第1章 数字技术基础 1
1.1 数字信号和数字电路 1
1.2 数字数制与编码 1
1.2.1 数制的权和基数 1
1.2.2 数制转换 2
1.2.3 二-十进制编码 4
1.3 逻辑代数基础 5
1.3.1 基本概念 5
1.3.2 复合逻辑运算 7
1.3.3 逻辑代数的基本定律和规则 9
1.4.1 最小项 11
1.4 逻辑表达式的标准形式 11
1.4.2 最大项 12
1.4.3 最大项和最小项之间的关系 12
1.5 逻辑函数的化简 12
1.5.1 代数化简法 13
1.5.2 卡诺图化简法 14
习题 19
第2章 逻辑门电路（集成逻辑门电路） 21
2.1 数字集成电路的特点和分类 21
2.2 晶体管的开关特性 22
2.2.1 晶体二极管的开关特性 22
2.2.2 晶体三极管的开关特性 24
2.3 二极管逻辑门 25
2.4 反相器 27
2.5 TTL集成逻辑门 30
2.5.1 TTL与非门工作原理 31
2.5.2 三态输出门 33
2.5.3 TTL电路使用中注意的问题 34
2.6 ECL逻辑门 34
2.7 MOS管开关特性 36
2.7.1 静态特性 36
2.7.2 动态特性 39
2.8 NMOS逻辑门电路 40
2.8.1 NMOS反相器 40
2.8.2 NMOS门电路 43
2.9.1 CMOS反相器 44
2.9 CMOS逻辑门电路 44
2.9.2 CMOS门电路 46
2.10 不同逻辑电平的配合 48
习题 49
第3章 组合电路的分析与设计 53
3.1 组合逻辑电路的特点 53
3.2 组合逻辑电路的分析 53
3.3 小规模组合逻辑电路的设计 55
3.3.1 由设计要求列真值表 56
3.3.2 逻辑函数的两级门实现 56
3.3.3 逻辑函数的三级门实现 58
3.3.4 组合电路实际设计中的几个问题 61
3.3.5 组合电路设计实例 67
3.4.1 逻辑冒险与消除方法 73
3.4 组合逻辑电路的冒险 73
3.4.2 功能冒险与消除方法 77
3.4.3 冒险消除方法的比较 79
3.4.4 动态冒险 79
3.5 常用的中规模组合逻辑电路与应用 80
3.5.1 集成数码比较器 80
3.5.2 编码器（Encoder）与优先编码器（Priority Encoder） 84
3.5.3 译码器（Decoder） 88
3.5.4 数据选择器（Multiplexer） 96
3.5.5 数据分配器（DMUX） 102
3.5.6 奇偶校验与可靠性编码 104
3.5.7 运算电路 108
习题 113
4.2 触发器的基本特性及其记忆作用 123
第4章 集成触发器 123
4.1 时序电路的特点 123
4.3 基本RS触发器 124
4.3.1 电路结构及工作原理 124
4.3.2 描述触发器（时序电路）的方法 125
4.3.3 基本RS触发器的特点 127
4.4 各种钟控触发器的逻辑功能 127
4.4.1 钟控RS触发器 127
4.4.2 钟控D触发器 128
4.4.3 锁存器 128
4.4.4 钟控JK触发器 129
4.4.5 钟控T触发器 130
4.4.7 钟控触发器的缺点 131
4.4.6 各种触发器之间的转换 131
4.5.1 基本工作原理 132
4.5 TTL集成主从触发器 132
4.5.2 主从JK触发器的一次翻转 133
4.5.3 异步置0置1输入 134
4.5.4 主从触发器的特点 135
4.6 集成边沿触发器（Edge_triggered Flip-flop） 135
4.6.1 负边沿JK触发器 135
4.6.2 维持-阻塞D触发器 136
4.6.3 JK触发器和D触发器的实际产品 137
4.6.4 触发器的逻辑符号 138
4.7.1 CMOS钟控D触发器 139
4.7.2 CMOS主从D触发器 139
4.7 CMOS触发器 139
4.7.3 CMOS主从JK触发器 141
4.8 集成触发器的选用和参数 141
4.8.1 逻辑功能的选择 141
4.8.2 触发方式的选择 141
4.8.3 触发器的参数 141
习题 143
第5章 时序逻辑电路 148
5.1 概述 148
5.2 同步时序逻辑电路的分析 150
5.2.1 常用时序电路简介 150
5.2.2 同步时序逻辑电路的分析方法 152
5.2.3 一般同步时序电路分析举例 153
5.2.4 移位寄存器及其应用电路的分析 157
5.2.5 异步时序逻辑电路的分析方法 164
5.3 常用时序电路的设计 166
5.3.1 常用时序电路的设计步骤 166
5.3.2 同步计数器的设计 167
5.3.3 序列信号发生器 171
5.3.4 M序列发生器 173
5.4 一般时序逻辑电路的设计方法 174
5.4.1 一般同步时序逻辑电路的设计方法 174
5.4.2 采用小规模集成器件设计异步计数器 184
习题 187
第6章 中规模时序集成电路及应用 197
6.1 中规模异步计数器 197
6.2 中规模同步计数器 199
6.3 中规模计数器的应用 203
6.3.1 中规模计数器构成任意进制计数器 203
6.3.2 中规模计数器的级联 207
6.3.3 计数器用于逻辑设计 210
6.4 中规模移位寄存器 212
6.4.1 中规模移位寄存器的功能 212
6.4.2 中规模移位寄存器介绍 213
6.5 中规模移存器的应用 215
6.5.1 中规模移存器的扩展 215
6.5.2 中规模移存器构成串—并变换器 215
6.5.3 中规模移存器构成并—串变换器 217
6.5.4 中规模移存器构成计数器 218
6.5.5 中规模移存器构成分频器 218
6.5.6 中规模移存器构成序列信号发生器 219
习题 221
第7章 可编程逻辑器件 226
7.1 只读存储器 226
7.1.1 ROM可作为一种PLD器件 226
7.1.2 ROM的种类 228
7.2 PLA、PAL、GAL 231
7.2.1 PLA（Programmable Logic Array） 231
7.2.2 PAL（Programmable Array Logic） 232
7.2.3 GAL（Generic Array Logic） 232
7.3 EPLD 234
7.3.1 MAX7000系列的系统结构 235
7.3.2 MAX7000系列的LAB和MC 235
7.3.3 MAX7000系列的I/O控制块 237
7.4 CPLLD/FPGA 238
7.4.1 FLEX10K的系统结构 238
7.4.2 FLEX10K的嵌入式阵列块（EAB） 240
7.4.3 FLEX10K的逻辑阵列块（LAB） 241
7.4.4 FLEX10K的逻辑单元（LE） 241
7.4.5 FLEX10K的快速连线带（FastTrack） 245
7.4.6 FLEX10K的输入／输出单元（IOE） 246
7.5 FPGA 247
7.5.1 XC4000系列的可编程逻辑模块（CLB） 248
7.5.2 XC4000系列的可编程互连资源 249
7.5.3 XC4000系列的输入／输出功能块（IOB） 251
习题 252
8.1.1 电子设计自动化（EDA） 254
第8章 硬件描述语言VHDL 254
8.1 电子设计自动化与硬件描述语言 254
8.1.2 硬件描述语言（HDL） 255
8.2 VHDL程序的基本结构 255
8.2.1 实体（ENTITY） 256
8.2.2 结构体（ARCHITECTURE） 258
8.2.3 VHDL的库与程序包 260
8.2.4 配置（CONFIGURATION） 262
8.3 VHDL的数据和运算符 263
8.3.1 VHDL中的数据对象 263
8.3.2 VHDL中的数据类型 265
8.3.3 VHDL中数据的属性 269
8.3.4 VHDL中的运算符 270
8.4.1 块（BLOCK）语句结构 271
8.4 VHDL程序的语句组织结构 271
8.4.2 进程（PROCESS）语句结构 272
8.4.3 子程序（SUBPROGRAM）语句结构 275
8.4.4 元件例化（COMPONENT_INSTANT）语句结构 278
8.5 VHDL的主要描述语句 282
8.5.1 并行描述语句 282
8.5.2 顺序描述语句 285
8.6 用VHDL解决组合逻辑和时序逻辑问题 292
8.6.1 用VHDL解决组合逻辑问题 292
8.6.2 用VHDL解决时序逻辑问题 293
习题 296
9.1.1 转换原理和一般组成 300
9.1 数模转换器DAC 300
第9章 数模和模数转换 300
9.1.2 R-2R倒T型电阻网络DAC 301
9.1.3 DAC的主要技术指标 302
9.2 模数转换器 303
9.2.1 模数转换器的基本原理 303
9.2.2 并联比较型ADC 305
9.2.3 逐次比较型ADC 307
9.2.4 ADC的主要技术指标 308
习题 308
第10章 数字系统设计 309
10.1 数字系统设计概述 309
10.1.1 数字系统基本组成 309
10.1.4 现代数字系统的设计流程 310
10.1.2 传统数字系统设计方法 310
10.1.3 现代数字系统设计方法 310
10.2 ASM图和MDS图 311
10.2.1 ASM图 311
10.2.2 MDS图 313
10.2.3 状态图到MDS图 314
10.2.4 ASM图至MDS图的转换 315
10.3 数字系统设计实例 316
习题 319
附录1 国产半导体集成电路型号命名法 321
附录2 集成电路主要性能参数 323
附录3 二进制逻辑单元图形符号说明 325
参考文献 343