电子技术基础 数字部分 第5版pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

电子技术基础 数字部分 第5版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录 1

1 数字逻辑概论 1

1.1　数字电路与数字信号 2

1.1.1　数字技术的发展及其应用 2

1.1.2　数字集成电路的分类及特点 4

1.1.3　模拟信号和数字信号 7

1.1.4　数字信号的描述方法 9

1.2　数制 13

1.2.1　十进制 13

1.2.2　二进制 14

1.2.3　十-二进制之间的转换 17

1.2.4　十六进制和八进制 19

1.3.1　无符号二进制数的算术运算 21

1.3　二进制数的算术运算 21

1.3.2　带符号二进制数的减法运算 23

1.4　二进制代码 25

1.4.1　二-十进制码 26

1.4.2　格雷码 27

1.4.3　ASCII码 28

1.5　二值逻辑变量与基本逻辑运算 29

1.6　逻辑函数及其表示方法 33

小结 35

习题 36

2 逻辑代数与硬件描述语言基础 39

2.1　逻辑代数 40

2.1.1　逻辑代数的基本定律和恒等式 40

2.1.2　逻辑代数的基本规则 41

2.1.3　逻辑函数的代数化简法 42

2.2.1　最小项的定义及其性质 46

2.2　逻辑函数的卡诺图化简法 46

2.2.2　逻辑函数的最小项表达式 47

2.2.3　用卡诺图表示逻辑函数 48

2.2.4　用卡诺图化简逻辑函数 52

2.3　硬件描述语言Verilog HDL基础 56

2.3.1　Verilog的基本语法规则 57

2.3.2　变量的数据类型 59

2.3.3　Verilog程序的基本结构 61

2.3.4　逻辑功能的仿真与测试 63

小结 64

习题 64

3　逻辑门电路 67

3.1.1　数字集成电路简介 68

3.1　MOS逻辑门电路 68

3.1.2　逻辑电路的一般特性 70

3.1.3　MOS开关及其等效电路 75

3.1.4　CMOS反相器 76

3.1.5　CMOS逻辑门电路 79

3.1.6　CMOS漏极开路门和三态输出门电路 82

3.1.7　CMOS传输门 88

3.1.8　CMOS逻辑门电路的技术参数 90

3.1.9　NMOS门电路 91

3.2　TTL逻辑门电路 93

3.2.1　BJT的开关特性 93

3.2.2　基本BJT反相器的动态性能 95

3.2.3　TTL反相器的基本电路 96

3.2.4　TTL逻辑门电路 97

3.2.5　集电极开路门和三态门电路 98

3.2.6　BiCMOS门电路 99

3.2.7　改进型TTL门电路——抗饱和TTL电路 100

3.3　射极耦合逻辑门电路 102

3.4　砷化镓逻辑门电路 105

3.5　逻辑描述中的几个问题 107

3.5.1　正负逻辑问题 107

3.5.2　基本逻辑门电路的等效符号及其应用 108

3.6　逻辑门电路使用中的几个实际问题 112

3.6.1 各种门电路之间的接口问题 112

3.6.2　门电路带负载时的接口电路 115

3.6.3　抗干扰措施 116

3.7　用Verilog HDL描述逻辑门电路 117

3.7.1　CMOS门电路的Verilog建模 118

3.7.2　CMOS传输门电路的Verilog建模 119

小结 120

习题 121

4　组合逻辑电路 127

4.1　组合逻辑电路的分析 128

4.2　组合逻辑电路的设计 130

4.3　组合逻辑电路中的竞争冒险 133

4.3.1　产生竞争冒险的原因 134

4.3.2　消去竞争冒险的方法 135

4.4　若干典型的组合逻辑集成电路 137

4.4.1　编码器 137

4.4.2　译码器／数据分配器 143

4.4.3　数据选择器 153

4.4.4　数值比较器 158

4.4.5　算术运算电路 161

4.5.1　PLD的结构、表示方法及分类 171

4.5　组合可编程逻辑器件 171

4.5.2　组合逻辑电路的PLD实现 177

4.6　用Verilog HDL描述组合逻辑电路 179

4.6.1　组合逻辑电路的门级建模 179

4.6.2　组合逻辑电路的数据流建模 185

4.6.3　组合逻辑电路的行为级建模 188

小结 191

习题 192

5　锁存器和触发器 202

5.1　双稳态存储单元电路 203

5.1.1　双稳态的概念 203

5.1.2　双稳态存储单元电路 203

5.2　锁存器 205

5.2.1　SR锁存器 206

5.2.2　D锁存器 211

5.3　触发器的电路结构和工作原理 216

5.3.1　主从触发器 217

5.3.2　维持阻塞触发器 219

5.3.3　利用传输延迟的触发器 221

5.3.4　触发器的动态特性 223

5.4　触发器的逻辑功能 225

5.4.1　D触发器 226

5.4.2　JK触发器 226

5.4.3　T触发器 228

5.4.4　SR触发器 229

5.4.5　D触发器功能的转换 230

5.5　用Verilog HDL描述锁存器和触发器 231

5.5.1　时序电路建模基础 231

5.5.2　锁存器和触发器的Verilog建模实例 233

习题 237

小结 237

6　时序逻辑电路 245

6.1　时序逻辑电路的基本概念 246

6.1.1　时序逻辑电路的模型与分类 246

6.1.2　时序电路逻辑功能的表达 248

6.2　同步时序逻辑电路的分析 252

6.2.1　分析同步时序逻辑电路的一般步骤 252

6.2.2　同步时序逻辑电路分析举例 252

6.3　同步时序逻辑电路的设计 260

6.3.1　设计同步时序逻辑电路的一般步骤 260

6.3.2　同步时序逻辑电路设计举例 263

6.4　异步时序逻辑电路的分析 274

6.5.1　寄存器和移位寄存器 279

6.5　若干典型的时序逻辑集成电路 279

6.5.2　计数器 286

6.6　用Verilog HDL描述时序逻辑电路 302

6.6.1　移位寄存器的Verilog建模 303

6.6.2　计数器的Verilog建模 304

6.6.3　状态图的Verilog建模 306

6.7　时序可编程逻辑器件 309

6.7.1　时序可编程逻辑器件中的宏单元 309

6.7.2　时序可编程逻辑器件的主要类型 310

6.7.3　通用阵列逻辑GAL 311

小结 318

习题 318

7　存储器、复杂可编程器件和现场可编程门阵列 331

7.1.1　ROM的定义与基本结构 332

7.1　只读存储器 332

7.1.2　二维译码 335

7.1.3　可编程ROM 336

7.1.4　集成电路ROM 337

7.1.5　ROM的读操作与定时图 338

7.1.6　ROM应用举例 339

7.2　随机存取存储器 341

7.2.1　静态随机存取存储器 341

7.2.2　同步静态随机存取存储器 346

7.2.3　动态随机存取存储器 350

7.2.4　存储容量的扩展 354

7.3　复杂可编程逻辑器件 356

7.3.1　CPLD的结构 356

7.3.2　CPLD编程简介 360

7.4　现场可编程门阵列 362

7.4.1　FPGA中编程实现逻辑功能的基本原理 363

7.4.2　FPGA的结构 365

7.4.3　FPGA编程简介 373

7.5　用EDA技术和可编程器件的设计例题 377

小结 382

习题 383

8　脉冲波形的变换与产生 387

8.1　单稳态触发器 388

8.1.1　用CMOS门电路组成的微分型单稳态触发器 388

8.1.2　集成单稳态触发器 392

8.1.3　单稳态触发器的应用 397

8.2　施密特触发器 400

8.2.1　用门电路组成的施密特触发器 400

8.2.2　集成施密特触发器 403

8.2.3　施密特触发器的应用 405

8.3　多谐振荡器 407

8.3.1　用门电路组成的多谐振荡器 408

8.3.2　用施密特触发器构成波形产生电路 411

8.3.3　石英晶体振荡器 412

8.4　555定时器及其应用 414

8.4.1　555定时器 414

8.4.2　用555定时器组成的施密特触发器 416

8.4.3　用555定时器组成的单稳态触发器 417

8.4.4　用555定时器组成的多谐振荡器 421

小结 424

习题 424

9　数模与模数转换器 430

9.1.1　D/A转换器的基本原理 431

9.1　D/A转换器 431

9.1.2　倒T形电阻网络D/A转换器 432

9.1.3　权电流型D/A转换器 435

9.1.4　D/A转换器的输出方式 437

9.1.5　D/A转换器的主要技术指标 440

9.1.6　D/A转换器的应用 442

9.2　A/D转换器 444

9.2.1　A/D转换的一般工作过程 444

9.2.2　并行比较型A/D转换器 447

9.2.3　逐次比较型A/D转换器 450

9.2.4　双积分型A/D转换器 453

9.2.5　A/D转换器的主要技术指标 456

9.2.6　集成A/D转换器及其应用 456

小结 460

习题 461

10　数字系统设计基础 464

10.1　数字系统概述 465

10.1.1　数字系统的组成 465

10.1.2　数字系统的设计方法 465

10.1.3　数字系统的实现 467

10.2　算法状态机 468

10.2.1　ASM图形符号 468

10.2.2　数字系统的ASM图法设计举例 470

10.3　寄存器传输语言 481

10.3.1　寄存器传输语言中的几种操作 482

10.3.2　运用寄存器传输语言设计举例 485

10.4　用可编程逻辑器件实现数字系统 487

10.4.1　交通灯控制系统的Verilog HDL描述 488

10.4.2　数字密码锁的Verilog HDL描述 496

小结 500

习题 501

附录A CMOS和TTL逻辑门电路的技术参数 504

附录B　Quartus Ⅱ 5.0开发软件简介 505

B.1　基Quartus Ⅱ软件的设计流程 505

B.2　Quartus Ⅱ软件的使用简介 507

附录C 电气简图用图形符号——二进制逻辑元件（GB/T 4728.12-1996）简介 516

C.1　二进制逻辑元件图形符号的组成 516

C.2　限定符号 518

C.3　关联标注法 520

附录D　常用逻辑符号对照表 522

参考文献 524

索引（汉英对照） 526

部分习题答案 530