ASIC与Verilog数字系统设计pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

ASIC与Verilog数字系统设计PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　数字系统设计与PLD 1

1.1　数字系统设计 1

1.2　EDA和PLD发展概况 5

1.3　EDA设计流程及其工具 9

1.4　IP核 12

思考题和习题 13

第2章　可编程逻辑器件的结构与应用 14

2.1　概述 14

2.2 简单PLD的基本结构 17

2.3　CPLD结构与工作原理 22

2.4　FPGA结构与工作原理 25

2.5 各PLD公司产品概述 30

2.6 PLD的编程与测试技术 35

思考题和习题 37

第3章　Altera可编程逻辑器件开发软件 38

3.1 MAX+PLUS Ⅱ软件介绍 38

3.2　Quartus Ⅱ的应用 58

思考题和习题 82

第4章　Verilog HDL硬件描述语言 83

4.1　Verilog HDL语言简介 84

4.2　Verilog HDL语言基础知识 90

4.3　Verilog HDL的结构描述方式 111

4.4　Verilog HDL的数据流描述方式 113

4.5 Verilog HDL的行为描述方式 114

4.6　task和function 123

4.7　Verilog HDL描述的可综合性分析 126

思考题和习题 127

第5章　数字电路设计方法 130

5.1　常用组合逻辑电路的设计应用 130

5.2　常用时序逻辑电路的设计应用 134

5.3　有限状态机的设计 139

5.4　毛刺的消除 147

思考题和习题 148

第6章　数字系统综合设计实例 151

6.1　数码管动态扫描显示电路设计 151

6.2　矩阵键盘扫描电路设计 153

6.3　篮球比赛24s设计 157

6.4　数字钟的层次化设计 158

6.5　智能洗衣机控制器的设计 161

6.6　智能电梯控制器的设计 170

6.7　九九乘法表系统设计 176

6.8　计算器设计 183

第7章　数字电路与系统设计实践 189

实验一　4位全加器设计 189

实验二　32选1数据选择器设计 199

实验三　4位超前进位加法器设计 200

实验四　8位加减法器设计 202

实验五　十进制计数器设计 203

实验六　多功能分频器设计 203

实验七　8位移位寄存器设计 204

实验八　有限状态机设计 204

实验九　电子密码锁设计 205

实验十　健身游戏机设计 206

实验十一 同步FIFO设计 208

实验十二　DDS正弦信号发生器设计 209

附录A　Verilog HDL关键字 211

附录B　CPLD/FPGA实验系统使用说明 212

参考文献 222