电子技术基础数字部分 第6版pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

电子技术基础数字部分 第6版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

1数字逻辑概论 1

1.1数字信号与数字电路 1

1.1.1数字技术的发展及其应用 1

1.1.2数字集成电路的分类及特点 3

1.1.3模拟信号和数字信号 7

1.1.4数字信号的描述方法 7

1.2数制 12

1.2.1十进制 12

1.2.2二进制 13

1.2.3十-二进制之间的转换 15

1.2.4十六进制和八进制 18

1.3二进制数的算术运算 20

1.3.1无符号二进制数的算术运算 20

1.3.2带符号二进制数的减法运算 22

1.4二进制代码 25

1.4.1二-十进制码 25

1.4.2格雷码 26

1.4.3ASCII码 28

1.5二值逻辑变量与基本逻辑运算 29

1.6逻辑函数及其表示方法 33

1.6.1逻辑函数的几种表示方法 33

1.6.2逻辑函数表示方法之间的转换 35

小结 37

习题 37

2逻辑代数与硬件描述语言基础 41

2.1逻辑代数的基本定律和规则 41

2.1.1逻辑代数的基本定律和恒等式 41

2.1.2逻辑代数的基本规则 44

2.2逻辑函数表达式的形式 45

2.2.1逻辑函数表达式的基本形式 45

2.2.2最小项与最小项表达式 46

2.2.3最大项与最大项表达式 47

2.3逻辑函数的代数化简法 50

2.3.1逻辑函数的最简形式 50

2.3.2逻辑函数的代数化简法 51

2.4逻辑函数的卡诺图化简法 53

2.4.1用卡诺图表示逻辑函数 54

2.4.2用卡诺图化简逻辑函数 56

2.5硬件描述语言Verilog HDL基础 60

2.5.1 Verilog语言的基本语法规则 61

2.5.2变量的数据类型 63

2.5.3运算符及其优先级 64

2.5.4 Verilog内部的基本门级元件 67

2.5.5 Verilog程序的基本结构 69

2.5.6逻辑功能的仿真与测试 73

小结 73

习题 74

3逻辑门电路 78

3.1逻辑门电路简介 78

3.1.1各种逻辑门电路系列简介 78

3.1.2开关电路 80

3.2基本CMOS逻辑门电路 81

3.2.1 MOS管及其开关特性 81

3.2.2 CMOS反相器 86

3.2.3其他基本CMOS逻辑门电路 90

3.2.4 CMOS传输门 92

3.3 CMOS逻辑门电路的不同输出结构及参数 94

3.3.1 CMOS逻辑门的保护和缓冲电路 94

3.3.2 CMOS漏极开路门和三态输出门电路 96

3.3.3 CMOS逻辑门电路的重要技术参数 102

3.4类NMOS和BiCMOS逻辑门电路 109

3.4.1类NMOS门电路 109

3.4.2 BiCMOS门电路 111

3.5 TTL逻辑门电路 111

3.5.1 BJT的开关特性 111

3.5.2 TTL反相器的基本电路 112

3.5.3改进型TTL门电路——抗饱和TTL门电路 113

3.5.4 TTL系列门电路特性参数比较 116

3.6 ECL逻辑门电路 117

3.7逻辑描述中的几个问题 119

3.7.1正负逻辑问题 119

3.7.2基本逻辑门的等效符号及其应用 120

3.8逻辑门电路使用中的几个实际问题 123

3.8.1各系列逻辑门电路之间的接口问题 124

3.8.2逻辑门电路驱动其他负载时的接口 129

3.8.3抗干扰措施 131

3.8.4 CMOS通用逻辑电路中的小尺寸逻辑和宽总线系列 132

3.9用Verilog HDL描述CMOS门电路 136

3.9.1 CMOS门电路的Verilog建模 136

3.9.2 CMOS传输门电路的Verilog建模 137

小结 138

习题 139

4组合逻辑电路 148

4.1组合逻辑电路的分析 148

4.1.1组合逻辑电路的定义 148

4.1.2组合逻辑电路的分析方法 148

4.2组合逻辑电路的设计 151

4.2.1组合逻辑电路的设计过程 151

4.2.2组合逻辑电路的优化实现 155

4.3组合逻辑电路中的竞争-冒险 158

4.3.1产生竞争-冒险的原因 158

4.3.2消去竞争-冒险的方法 159

4.4若干典型的组合逻辑电路 161

4.4.1编码器 161

4.4.2译码器/数据分配器 166

4.4.3数据选择器 179

4.4.4数值比较器 186

4.4.5算术运算电路 190

4.5组合可编程逻辑器件 197

4.5.1 PLD的结构、表示方法及分类 198

4.5.2组合逻辑电路的PLD实现 202

4.6用Verilog HDL描述组合逻辑电路 206

4.6.1组合逻辑电路的行为级建模 206

4.6.2分模块、分层次的电路设计 214

小结 217

习题 218

5锁存器和触发器 231

5.1基本双稳态电路 231

5.2 SR锁存器 232

5.2.1基本SR锁存器 232

5.2.2门控SR锁存器 237

5.3 D锁存器 239

5.3.1 D锁存器的电路结构 239

5.3.2典型的D锁存器集成电路 241

5.3.3 D锁存器的动态特性 243

5.4触发器的电路结构和工作原理 245

5.4.1主从D触发器的电路结构和工作原理 246

5.4.2典型的主从D触发器集成电路 247

5.4.3主从D触发器的动态特性 248

5.4.4其他电路结构的触发器 250

5.5触发器的逻辑功能 254

5.5.1 D触发器 254

5.5.2 JK触发器 255

5.5.3 T触发器 257

5.5.4 SR触发器 258

5.5.5 D触发器逻辑功能的转换 259

5.6用Verilog HDL描述锁存器和触发器 260

5.6.1时序逻辑电路建模基础 260

5.6.2锁存器和触发器的Verilog建模实例 262

小结 265

习题 266

6时序逻辑电路 273

6.1时序逻辑电路的基本概念 273

6.1.1时序逻辑电路的基本结构与分类 274

6.1.2时序逻辑电路功能的表达 276

6.2同步时序逻辑电路的分析 282

6.2.1分析同步时序逻辑电路的一般步骤 282

6.2.2同步时序逻辑电路分析举例 282

6.3同步时序逻辑电路的设计 289

6.3.1设计同步时序逻辑电路的一般步骤 289

6.3.2同步时序逻辑电路设计举例 291

6.3.3同步时序逻辑电路中的时钟偏移 302

6.4异步时序逻辑电路的分析 305

6.5若干典型的时序逻辑电路 310

6.5.1寄存器和移位寄存器 310

6.5.2计数器 316

6.6简单的时序可编程逻辑器件GAL 331

6.6.1 GAL的结构 331

6.6.2 GAL中的输出逻辑宏单元 333

6.6.3 GAL的结构控制字 337

6.7用Verilog HDL描述时序逻辑电路 338

6.7.1移位寄存器的Verilog建模 339

6.7.2计数器的Verilog建模 340

6.7.3状态图的Verilog建模 343

6.7.4数字钟的Verilog建模 346

小结 349

习题 350

7半导体存储器 364

7.1只读存储器 364

7.1.1 ROM的基本结构 365

7.1.2二维译码与存储阵列 366

7.1.3可编程ROM 367

7.1.4 ROM读操作实例 368

7.1.5 ROM应用举例 371

7.2随机存取存储器 373

7.2.1 SRAM 373

7.2.2同步SRAM 378

7.2.3 DRAM 381

7.2.4存储容量的扩展 384

7.2.5 RAM应用举例 385

小结 388

习题 388

8 CPLD和FPGA 391

8.1复杂可编程逻辑器件（CPLD）简介 391

8.2现场可编程门阵列（FPGA） 395

8.2.1 FPGA中编程实现逻辑功能的基本原理 395

8.2.2 FPGA的结构简介 397

8.3可编程逻辑器件开发过程简介 402

8.4用EDA技术和可编程器件的设计例题 406

小结 408

习题 408

9脉冲波形的变换与产生 410

9.1单稳态触发器 410

9.1.1用门电路组成的单稳态触发器 410

9.1.2集成单稳态触发器 412

9.1.3单稳态触发器的应用 417

9.2施密特触发器 419

9.2.1用门电路组成的施密特触发器 419

9.2.2集成施密特触发器 422

9.2.3施密特触发器的应用 423

9.3多谐振荡器 425

9.3.1门电路组成的多谐振荡器 425

9.3.2用施密特触发器构成多谐振荡器 427

9.3.3石英晶体多谐振荡器 429

9.4 555定时器及其应用 431

9.4.1 555定时器 431

9.4.2用555组成的施密特触发器 432

9.4.3用555组成的单稳态触发器 434

9.4.4用555组成的多谐振荡器 436

小结 438

习题 438

10数模与模数转换器 445

10.1 D/A转换器 445

10.1.1 D/A转换器的输入/输出特性及其结构框图 445

10.1.2 D/A转换器的基本原理 446

10.1.3倒T形电阻网络D/A转换器 447

10.1.4权电流型D/A转换器 450

10.1.5权电容网络D/A转换器 452

10.1.6 D/A转换器的输出方式 454

10.1.7 D/A转换器的主要技术指标 456

10.1.8 D/A转换器的应用 458

10.2 A/D转换器 460

10.2.1 A/D转换的一般工作过程 460

10.2.2并行比较型A/D转换器 463

10.2.3逐次比较型A/D转换器 464

10.2.4双积分式A/D转换器 467

10.2.5 A/D转换器的主要技术指标 470

10.2.6集成A/D转换器及其应用 470

小结 473

习题 474

11数字系统设计基础 477

11.1数字系统概述 477

11.1.1数字系统的组成 477

11.1.2数字系统的设计方法 478

11.1.3数字系统的实现 480

11.2算法状态机 481

11.2.1 ASM图形符号 481

11.2.2 ASM图与状态图 483

11.3交通信号灯控制系统 486

11.3.1交通信号灯控制系统ASM图 486

11.3.2用典型电路基本模块实现交通灯控制系统 488

11.3.3用可编程逻辑器件实现交通灯控制系统 491

11.4数字密码锁 500

11.4.1数字密码锁的ASM图 500

11.4.2用典型电路基本模块实现数字密码锁 503

11.4.3用可编程逻辑器件实现数字密码锁 506

小结 509

习题 510

附录A EDA工具Quartus Ⅱ 9.0简介 513

A.1 Quartus Ⅱ 9.0软件主界面 513

A.2 Quartus Ⅱ的设计流程 514

A.3设计与仿真的过程 518

A.3.1建立新的设计项目 518

A.3.2输入设计文件 520

A.3.3编译设计文件 521

A.3.4设计项目的仿真验证 522

A.4引脚分配与器件编程 526

A.4.1引脚分配 526

A.4.2对目标器件编程 528

附录B电气简图用图形符号——二进制逻辑单元（GB/T 4728.12—1996）简介 532

B.1二进制逻辑单元图形符号的组成 532

B.2限定性符号 533

B.3关联标注法 536

附录C常用逻辑符号对照表 538

部分习题答案 540

索引（汉英对照） 547

参考文献 552