数字电路与逻辑设计 第2版pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

数字电路与逻辑设计 第2版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数字逻辑基础 1

1.1引论 1

1.1.1数字电路的由来及发展 1

1.1.2模拟／数字信号 1

1.1.3数字电路的特点 2

1.1.4数字集成电路的分类 2

1.2数制和编码 3

1.2.1数制 3

1.2.2不同数制间的转换 5

1.2.3常用编码 8

1.3逻辑代数 12

1.3.1 3种基本逻辑关系 12

1.3.2复合逻辑和逻辑运算 13

1.3.3逻辑代数的基本公式、3个规则和常用公式 15

1.3.4逻辑函数及其表示方法 18

1.3.5逻辑函数的化简方法 24

习题 33

第2章 逻辑门电路 36

2.1基本逻辑门电路 36

2.1.1二极管与门和或门 36

2.1.2晶体三极管反相器 37

2.2 TTL集成逻辑门 38

2.2.1 TTL与非门的典型电路及工作原理 38

2.2.2 TTL与非门的主要外特性及参数 40

2.2.3 TTL集成门电路使用注意 45

2.2.4 TTL与非门的改进电路 47

2.2.5其他类型的TTL门电路 49

2.3发射极耦合逻辑门（ECL） 52

2.3.1电路的基本结构 52

2.3.2 ECL门的工作特点 53

2.4 MOS集成门 53

2.4.1 MOS反相器 54

2.4.2 NMOS门电路 56

2.4.3 CMOS门电路 57

2.4.4 CMOS集成电路使用注意事项 61

习题 62

第3章组合逻辑电路 67

3.1小规模组合逻辑电路的分析和设计 67

3.1.1组合逻辑电路分析 68

3.1.2组合逻辑电路设计 69

3.2常见组合逻辑中规模集成电路 75

3.2.1编码器 76

3.2.2译码器 80

3.2.3数据选择器和数据分配器 88

3.2.4运算电路（加法器） 99

3.2.5数值比较器 103

3.2.6奇偶校验器 106

3.3组合逻辑电路中的竞争冒险现象 107

3.3.1产生竞争冒险的原因 108

3.3.2消除竞争冒险的方法 109

习题 110

第4章 集成触发器 115

4.1基本RS触发器 115

4.2钟控触发器 118

4.2.1钟控RS触发器 118

4.2.2钟控D触发器 119

4.2.3钟控JK触发器 120

4.2.4钟控T和T触发器 121

4.2.5触发器的转换 122

4.2.6电位触发方式 123

4.3主从JK触发器 124

4.3.1主从JK触发器的工作原理 124

4.3.2主从JK触发器的一次翻转 125

4.4边沿触发器 126

4.4.1下降沿JK触发器 126

4.4.2维持-阻塞D触发器 128

4.4.3 CMOS触发器 131

习题 133

第5章 时序逻辑电路 139

5.1概述 139

5.1.1时序逻辑电路的结构模型及特点 139

5.1.2时序逻辑电路的类型 140

5.2时序逻辑电路的分析 141

5.2.1时序逻辑电路的分析步骤 141

5.2.2小规模同步计数器 143

5.2.3集成同步计数器 145

5.2.4小规模异步计数器 154

5.2.5集成异步计数器 158

5.2.6小规模寄存器和移位寄存器 162

5.2.7集成移位寄存器 167

5.3时序逻辑电路的设计 172

5.3.1采用中规模集成器件实现任意模值计数（分频）器 172

5.3.2采用小规模器件设计时序逻辑电路的一般过程 178

5.3.3采用小规模器件设计计数器 184

5.3.4采用小规模器件设计序列信号发生器 190

5.3.5采用小规模器件设计状态机 193

习题 195

第6章 半导体存储器和可编程逻辑器件 204

6.1半导体存储器 204

6.1.1存储器的基本概念 204

6.1.2顺序存储器（SAM） 208

6.1.3只读存储器（ROM） 210

6.1.4随机存取存储器（RAM） 217

6.2可编程逻辑器件 222

6.2.1 PLD的基本结构 224

6.2.2可编程逻辑阵列（PLA） 226

6.2.3可编程阵列逻辑（PAL…） 228

6.2.4通用阵列逻辑（GAL） 233

6.2.5现场可编程阵列（FPGA） 238

习题 242

第7章D/A和A/D转换 245

7.1 D/A转换器 245

7.1.1 R-2R T型电阻D/A转换器 246

7.1.2集成D/A转换器 248

7.1.3 D/A转换器的主要参数 252

7.2 A/D转换器 253

7.2.1 A/D转换的基本原理 253

7.2.2常见A/D转换的类型 255

7.2.3集成A/D转换器 258

7.2.4 A/D转换器的主要参数 260

习题 262

第8章 脉冲单元电路 264

8.1概述 264

8.1.1脉冲电路概念 264

8.1.2脉冲信号 264

8.1.3 555定时器 265

8.2施密特触发器 267

8.2.1 555定时器构成的施密特触发器 267

8.2.2集成施密特触发器 268

8.2.3施密特触发器的应用 270

8.3单稳态触发器 270

8.3.1 555定时器构成的单稳态触发器 271

8.3.2集成单稳态触发器 272

8.3.3单稳态触发器的应用 274

8.4多谐振荡器 275

8.4.1 555定时器构成的多谐振荡器 276

8.4.2石英晶体振荡器 277

习题 279

第9章 数字系统设计 282

9.1概述 282

9.2数字计时器设计 282

9.2.1系统原理框图 283

9.2.2计数模块 283

9.2.3显示控制模块 285

9.2.4控制模块 287

9.2.5数字计时器顶层电路 290

9.3数控脉宽脉冲信号发生器 291

9.3.1系统原理框图 291

9.3.2脉冲控制模块 292

9.3.3脉宽变换模块 298

9.3.4分频模块 300

9.3.5显示模块 302

9.3.6数控脉宽脉冲信号发生器顶层电路 303

习题 305

附录A常用基本逻辑单元国标符号与非国标符号对照表 306

附录B半导体集成电路型号命名法 308

B.1国标（GB 3430—89）集成电路命名法 308

B.2 54/74系列集成电路器件型号命名 309

B.3国外 CMOS集成电路主要生产公司和产品型号前缀 309

附录C常用中、小规模集成电路产品型号索引 310

C.1 TTL中、小规模集成电路 310

C.2 MOS集成电路 316