数字集成电路 电路、系统与设计 第2版pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
下载压缩包 [复制下载地址] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页

数字集成电路 电路、系统与设计 第2版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一部分 基本单元 2

第1章 引论 2

1.1历史回顾 2

1.2数字集成电路设计中的问题 4

1.3数字设计的质量评价 10

1.3.1集成电路的成本 11

1.3.2功能性和稳定性 12

1.3.3性能 18

1.3.4功耗和能耗 20

1.4小结 21

1.5进一步探讨 21

期刊和会议论文集 21

参考书目 21

参考文献 23

习题 23

第2章 制造工艺 24

2.1引言 24

2.2 CMOS集成电路的制造 24

2.2.1硅圆片 25

2.2.3一些重复进行的工艺步骤 27

2.2.4简化的CMOS工艺流程 28

2.3设计规则——设计者和工艺工程师之间的桥梁 31

2.4集成电路封装 34

2.4.1封装材料 35

2.4.2互连层 35

2.4.3封装中的热学问题 40

2.5综述：工艺技术的发展趋势 41

2.5.1近期进展 41

2.5.2远期展望 42

2.6小结 43

2.7进一步探讨 44

参考文献 44

设计方法插入说明A——IC版图 45

参考文献 48

第3章 器件 49

3.1引言 49

3.2二极管 49

3.2.1二极管简介——耗尽区 50

3.2.2静态特性 51

3.2.3动态或瞬态特性 53

3.2.4实际的二极管——二次效应 55

3.2.5二极管SPICE模型 56

3.3 MOS （FET）晶体管 57

3.3.1 MOS晶体管简介 58

3.3.2静态情况下的MOS晶体管 59

3.3.3实际的MOS晶体管——一些二阶效应 76

3.3.4 MOS管的SPICE模型 78

3.4关于工艺偏差 80

3.5综述：工艺尺寸缩小 82

3.6小结 86

3.7进一步探讨 86

参考文献 87

习题 87

设计方法插入说明B——电路模拟 88

进一步探讨 90

参考文献 90

第4章 导线 91

4.1引言 91

4.2简介 91

4.3互连参数——电容、电阻和电感 93

4.3.1电容 93

4.3.2电阻 96

4.3.3电感 99

4.4导线模型 100

4.4.1理想导线 100

4.4.2集总模型（Lumped Model） 100

4.4.3集总RC模型 101

4.4.4分布rc线 104

4.4.5传输线 106

4.5导线的SPICE模型 113

4.5.1分布rc线的SPICE模型 113

4.5.2传输线的SPICE模型 114

4.5.3综述：展望未来 114

4.6小结 116

4.7进一步探讨 116

参考文献 116

第二部分 电路设计 118

第5章 CMOS反相器 118

5.1引言 118

5.2静态CMOS反相器——直观综述 118

5.3 CMOS反相器稳定性的评估——静态特性 121

5.3.1开关阈值 121

5.3.2噪声容限 123

5.3.3再谈稳定性 125

5.4 CMOS反相器的性能：动态特性 127

5.4.1计算电容值 127

5.4.2传播延时：一阶分析 131

5.4.3从设计角度考虑传播延时 134

5.5功耗、能量和能量延时 141

5.5.1动态功耗 141

5.5.2静态功耗 147

5.5.3综合考虑 149

5.5.4利用SPICE分析功耗 150

5.6综述：工艺尺寸缩小及其对反相器衡量指标的影响 152

5.7小结 153

5.8进一步探讨 154

参考文献 154

习题 154

第6章 CMOS组合逻辑门的设计 155

6.1引言 155

6.2静态CMOS设计 155

6.2.1互补CMOS 156

6.2.2有比逻辑 174

6.2.3传输管逻辑 178

6.3动态CMOS设计 188

6.3.1动态逻辑：基本原理 188

6.3.2动态逻辑的速度和功耗 190

6.3.3动态设计中的信号完整性问题 192

6.3.4串联动态门 196

6.4设计综述 201

6.4.1如何选择逻辑类型 201

6.4.2低电源电压的逻辑设计 201

6.5小结 203

6.6进一步探讨 204

参考文献 204

习题 205

设计方法插入说明C——如何模拟复杂的逻辑电路 206

参考文献 211

设计方法插入说明D——复合门的版图技术 212

进一步探讨 214

第7章 时序逻辑电路设计 215

7.1引言 215

7.1.1时序电路的时间参数 215

7.1.2存储单元的分类 216

7.2静态锁存器和寄存器 218

7.2.1双稳态原理 218

7.2.2多路开关型锁存器 219

7.2.3主从边沿触发寄存器 220

7.2.4低电压静态锁存器 225

7.2.5静态SR触发器——用强信号直接写数据 226

7.3动态锁存器和寄存器 227

7.3.1动态传输门边沿触发寄存器 228

7.3.2 C2 MOS——一种对时钟偏差不敏感的方法 229

7.3.3真单相钟控寄存器（TSPCR） 231

7.4其他寄存器类型 234

7.4.1脉冲寄存器 234

7.4.2灵敏放大器型寄存器 236

7.5流水线：优化时序电路的一种方法 237

7.5.1锁存型流水线与寄存型流水线 239

7.5.2 NORA-CMOS——流水线结构的一种逻辑形式 239

7.6非双稳时序电路 241

7.6.1施密特触发器 241

7.6.2单稳时序电路 243

7.6.3不稳电路 244

7.7综述：时钟策略的选择 246

7.8小结 247

7.9进一步探讨 247

参考文献 248

第三部分 系统设计 250

第8章 数字集成电路的实现策略 250

8.1引言 250

8.2从定制到半定制以及结构化阵列的设计方法 253

8.3定制电路设计 254

8.4以单元为基础的设计方法 254

8.4.1标准单元 255

8.4.2编译单元 258

8.4.3宏单元、巨单元和专利模块 259

8.4.4半定制设计流程 262

8.5以阵列为基础的实现方法 264

8.5.1预扩散（或掩模编程）阵列 264

8.5.2预布线阵列 269

8.6综述：未来的实现平台 280

8.7小结 281

8.8进一步探讨 282

参考文献 282

习题 283

设计方法插入说明E——逻辑单元和时序单元的特性描述 284

参考文献 288

设计方法插入说明F——设计综合 289

进一步探讨 294

参考文献 294

第9章 互连问题 295

9.1引言 295

9.2电容寄生效应 295

9.2.1电容和可靠性——串扰 295

9.2.2电容和CMOS电路性能 297

9.3电阻寄生效应 304

9.3.1电阻与可靠性——欧姆电压降 304

9.3.2电迁移 307

9.3.3电阻和性能——RC延时 307

9.4电感寄生效应 311

9.4.1电感和可靠性——L di/dt电压降 311

9.4.2电感和性能——传输线效应 315

9.5高级互连技术 318

9.5.1降摆幅电路 318

9.5.2电流型传输技术 322

9.6综述：片上网络 323

9.7小结 324

9.8进一步探讨 324

参考文献 324

习题 325

第10章 数字电路中的时序问题 326

10.1引言 326

10.2数字系统的时序分类 326

10.2.1同步互连 326

10.2.2中等同步互连 327

10.2.3近似同步互连 327

10.2.4异步互连 328

10.3同步设计——一个深入的考察 328

10.3.1同步时序原理 328

10.3.2偏差和抖动的来源 333

10.3.3时钟分布技术 338

10.3.4锁存式时钟控制 343

10.4自定时电路设计 346

10.4.1自定时逻辑——一种异步技术 346

10.4.2完成信号的产生 348

10.4.3自定时的信号发送 351

10.4.4自定时逻辑的实例 355

10.5同步器和判断器 357

10.5.1同步器——概念与实现 357

10.5.2判断器 359

10.6采用锁相环进行时钟综合和同步 360

10.6.1基本概念 361

10.6.2 PLL的组成功能块 362

10.7综述：未来方向和展望 365

10.7.1采用延时锁定环（DLL）分布时钟 365

10.7.2光时钟分布 366

10.7.3同步与非同步设计 367

10.8小结 367

10.9进一步探讨 368

参考文献 368

习题 369

设计方法插入说明G——设计验证 370

参考文献 372

第11章 设计运算功能块 373

11.1引言 373

11.2数字处理器结构中的数据通路 373

11.3加法器 374

11.3.1二进制加法器：定义 374

11.3.2全加器：电路设计考虑 376

11.3.3二进制加法器：逻辑设计考虑 381

11.4乘法器 392

11.4.1乘法器：定义 392

11.4.2部分积的产生 393

11.4.3部分积的累加 394

11.4.4最终相加 398

11.4.5乘法器小结 398

11.5移位器 398

11.5.1桶形移位器 399

11.5.2对数移位器 399

11.6其他运算器 400

11.7数据通路结构中对功耗和速度的综合考虑 402

11.7.1在设计时间可采用的降低功耗技术 403

11.7.2运行时间的功耗管理 411

11.7.3降低待机（或休眠）模式中的功耗 414

11.8综述：设计中的综合考虑 415

11.9小结 416

11.10进一步探讨 417

参考文献 417

习题 418

第12章 存储器和阵列结构设计 419

12.1引言 419

12.1.1存储器分类 419

12.1.2存储器总体结构和单元模块 421

12.2存储器内核 426

12.2.1只读存储器 426

12.2.2非易失性读写存储器 435

12.2.3读写存储器（RAM） 441

12.2.4按内容寻址或相联存储器（CAM） 451

12.3存储器外围电路 453

12.3.1地址译码器 453

12.3.2灵敏放大器 457

12.3.3参考电压 462

12.3.4驱动器/缓冲器 464

12.3.5时序和控制 465

12.4存储器的可靠性及成品率 467

12.4.1信噪比 467

12.4.2存储器成品率 471

12.5存储器中的功耗 473

12.5.1存储器中功耗的来源 473

12.5.2存储器的分割 474

12.5.3降低工作功耗 474

12.5.4降低数据维持功耗 475

12.5.5小结 477

12.6存储器设计的实例研究 477

12.6.1可编程逻辑阵列 477

12.6.2 4 Mb SRAM 479

12.6.3 1 Gb NAND Flash存储器 481

12.7综述：半导体存储器的发展趋势与进展 483

12.8小结 484

12.9进一步探讨 485

参考文献 485

习题 486

设计方法插入说明H——制造电路的验证和测试 487

H.3.1可测性设计中的问题 489

H.3.2专门测试 490

H.3.3扫描测试 491

H.3.4边界扫描设计 493

H.3.5内建自测试 493

H.4.1故障模型 497

H.4.2测试图形的自动生成 498

H.4.3故障模拟 499

参考文献 499

思考题答案 500