系统芯片（SOC）设计方法与实践pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

系统芯片（SOC）设计方法与实践PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 绪论 1

1.1 集成电路概述 1

1.1.1 集成电路的诞生和发展 1

1.1.2 我国集成电路的发展 2

1.1.3 集成电路的分类 2

1.2 SOC概述 4

1.2.1 SOC的分类 5

1.2.2 SOC涉及的关键技术 6

1.2.3 SOC设计流程 7

1.2.4 SOC技术的发展方向 10

1.3 VHDL与Verilog HDL 11

1.3.1 VHDL和Verilog HDL的相同点 12

1.3.2 VHDL和Verilog HDL的区别 12

1.3.3 学习VHDL和Verilog HDL的要点 13

1.4 开发平台Vivado 13

第2章 VHDL语言基础 15

2.1 引言 15

2.2 VHDL的基础知识 15

2.2.1 VHDL程序的结构 15

2.2.2 VHDL常用资源库中的程序包 23

2.2.3 VHDL的词法单元 29

2.2.4 数据对象和类型 31

2.2.5 表达式与运算符 38

2.3 VHDL结构体的描述方式 39

2.3.1 结构体的行为描述 40

2.3.2 结构体的RTL描述 41

2.3.3 结构体的结构化描述 43

2.4 结构体的子结构形式 46

2.4.1 进程 46

2.4.2 复杂结构体的多进程组织方法 49

2.4.3 块 50

2.4.4 子程序 53

2.5 顺序语句和并发语句 55

2.5.1 顺序语句 56

2.5.2 并发语句 65

2.6 VHDL中的信号和信号处理 71

2.6.1 信号的驱动源 72

2.6.2 信号的延迟 72

2.6.3 仿真周期和信号的δ延迟 74

2.6.4 信号的属性函数 76

2.6.5 带属性函数的信号 78

2.7 VHDL的其他语句 83

2.7.1 ATTRIBUTE（属性）描述与定义语句 83

2.7.2 断言（ASSERT）语句 90

2.7.3 TEXTIO 90

2.8 多值逻辑 92

2.8.1 三态数值模型 93

2.8.2 多值逻辑 93

2.9 元件例化 95

2.9.1 设计通用元件 96

2.9.2 构造程序包 98

2.9.3 元件的调用 99

2.10 配置 100

2.10 .1 默认配置 101

2.10 .2 元件配置 102

2.10 .3 块的配置 105

2.10 .4 结构体的配置 107

习题2 108

第3章 硬件描述语言Verilog 110

3.1 引言 110

3.2 Verilog HDL的基础知识 110

3.2.1 模块说明部分 111

3.2.2 端口说明部分 111

3.2.3 端口数据类型说明部分 111

3.2.4 功能描述部分 112

3.2.5 模块的实例化部分 112

3.3 Verilog HDL的语言要素 114

3.3.1 基本语法定义 114

3.3.2 数据类型 120

3.3.3 系统函数与系统任务 121

3.3.4 编译向导 123

3.4 Verilog HDL基本语句 125

3.4.1 过程语句（Structured procedures） 125

3.4.2 赋值语句（Assignments） 127

3.4.3 块语句（Block statements） 128

3.4.4 条件语句（Conditional statement） 130

3.4.5 循环语句 133

3.4.6 任务与函数 136

3.4.7 基本语句延时 139

3.5 Verilog HDL建模概述 143

3.5.1 结构化描述方式 143

3.5.2 数据流描述方式 144

3.5.3 行为描述方式 144

3.6 同步状态机的原理、结构和设计 149

3.6.1 FSM原理和结构 149

3.6.2 FSM设计步骤 150

3.6.3 设计可综合FSM的指导原则 150

3.6.4 FSM的状态编码 152

3.6.5 FSM设计实例 152

习题3 158

第4章 基本数字逻辑单元的设计 159

4.1 组合逻辑电路设计 159

4.1.1 门电路 159

4.1.2 三态缓冲器和总线缓冲器 161

4.1.3 编码器，译码器和选择器 164

4.1.4 运算器的设计 168

4.1.5 算术逻辑运算单元 179

4.2 时序逻辑电路设计 181

4.2.1 触发器 182

4.2.2 锁存器 188

4.2.3 寄存器 189

4.2.4 计数器 192

4.3 存储器 196

4.3.1 概述 196

4.3.2 只读存储器ROM 197

4.3.3 随机存储器 199

4.3.4 先进后出堆栈 201

4.4 有限状态机 203

习题4 210

第5章 数字系统的层次结构设计 211

5.1 硬件的算法模型 211

5.1.1 先进先出堆栈（FIFO）的算法模型 211

5.1.2 布思一位补码乘法器的算法模型 214

5.2 芯片的划分 216

5.2.1 并行接口8255 217

5.2.2 布思二位补码乘法器的结构化设计 222

5.3 系统间互连的表示 229

5.4 系统的仿真和测试 236

5.4.1 概述 236

5.4.2 仿真程序的设计方法 236

5.4.3 TEXTIO建立测试程序 240

习题5 242

第6章 系统集成芯片的体系结构 243

6.1 系统集成芯片的结构 243

6.1.1 引言 243

6.1.2 系统集成芯片的硬件结构 243

6.1.3 嵌入式软件 245

6.2 SOC中的嵌入式精简指令集处理器RISC 246

6.2.1 概述 246

6.2.2 RISC的定义与特点 247

6.2.3 RISC的指令特点 249

6.2.4 RISC的并行处理技术 251

6.2.5 RISC／DSP结构 254

6.2.6 RISC核的设计 256

6.3 嵌入式处理器ARM的体系结构 257

6.3.1 概述 257

6.3.2 ARM11系列处理器 262

6.3.3 ARM Cortex系列处理器 263

6.4 SOC的互连机制 264

6.4.1 概述 264

6.4.2 AMBA总线 266

6.4.3 CoreConnect总线 272

6.4.4 WISHBONE总线 273

6.4.5 OCP总线 274

6.4.6 虚拟元件接口VCI 274

6.4.7 NOC（Network on Chip） 279

6.5 带ARM核的嵌入式系统芯片举例 280

6.5.1 1.PC2100系列高性能微控制器 280

6.5.2 AT91SAM7X系列高性能微控制器 282

6.5.3 AT91RM9200高性能微控制器 285

6.6 嵌入式实时操作系统RTOS 287

6.6.1 实时操作系统 287

6.6.2 嵌入式实时操作系统 288

6.6.3 实时多任务调度 289

6.6.4 信号与信号量（semaphore） 290

习题6 290

第7章 形式化验证 291

7.1 引言 291

7.2 形式化验证理论基础 292

7.2.1 布尔代数基础 292

7.2.2 布尔代数定义1 292

7.2.3 布尔代数定义2 293

7.3 二元决策图BDD 294

7.3.1 二元决策图的定义 294

7.3.2 精简有序二元决策图 294

7.3.3 基于BDD图的布尔运算 297

7.3.4 BDD图中变量动态排序 298

7.4 一致性检验 300

7.5 模型检验（model checking） 303

7.5.1 概述 303

7.5.2 属性 303

7.5.3 Kripke结构 304

7.5.4 命题时态逻辑 307

7.5.5 属性检验 309

7.5.6 模型检验的实例 311

7.5.7 总结 313

习题7 313

第8章 静态时序分析 314

8.1 综合库和设计规则 314

8.1.1 综合库 314

8.1.2 设计规则 319

8.2 分析模型 322

8.2.1 时序路径和分组 323

8.2.2 时间路径的延迟 323

8.2.3 时序报告和时序问题的诊断 325

8.3 关键路径设定 328

8.3.1 时序路径 329

8.3.2 时序分析约束命令 330

8.3.3 简单时序约束 332

8.3.4 参数提取 344

8.3.5 关键路径 344

8.4 时钟模型 346

8.4.1 时钟的产生 346

8.4.2 时钟树类型 348

8.4.3 时钟树的基本概念 349

习题8 352

第9章 可测试设计DFT 353

9.1 大规模集成电路可测试设计的意义 353

9.2 可测试性基础 354

9.2.1 故障模型 354

9.2.2 可测性分析 356

9.2.3 测试向量生成 361

9.2.4 故障模拟 367

9.3 集成电路的可测性结构设计 370

9.3.1 专门测试设计（Ad-Hoc Testing） 370

9.3.2 扫描测试技术 371

9.3.3 内建自测试技术 374

9.3.4 系统级测试技术——边界扫描测试技术 374

习题9 379

第10章 可编程逻辑器件 380

10.1 概述 380

10.1.1 可编程逻辑器件的发展 380

10.1.2 用户再构造电路和可编程ASIC电路 380

10.1.3 可编程逻辑器件的分类 381

10.2 可编程逻辑器件的编程元件 383

10.2.1 熔丝型开关 383

10.2.2 反熔丝开关 383

10.2.3 浮栅编程技术 384

10.3 PAL与GAL器件的电路结构 386

10.3.1 PLD的电路表示方法 386

10.3.2 PLD的基本电路结构 389

10.3.3 PAL器件的电路结构 392

10.3.4 通用阵列逻辑GAL 394

10.4 现场可编程门阵列 402

10.4.1 概述 402

10.4.2 XILNX系列FPGA的结构和工作原理 403

10.4.3 XILNX Spartan6系列 408

10.4.4 XILNX Virtex7系列 416

10.5 基于SOPC的系统设计实现 425

10.5.1 设计实现概述 425

10.5.2 器件的选择 426

10.5.3 SOPC的设计流程 428

习题10 429

第11章 ASIC后端设计 431

11.1 引言 431

11.2 门阵列和门海阵列设计 432

11.2.1 门阵列设计 432

11.2.2 门海阵列 433

11.2.3 门阵列和门海阵列的设计流程 435

11.3 标准单元设计 435

11.4 设计检验 437

11.4.1 设计规则检查（DRC） 437

11.4.2 电学规则检查（ERC） 438

11.4.3 版图与电路图一致性检查（LVS） 439

11.5 后仿真 440

习题11 441

附录用Nexys4 FPGA开发板配置Microblaze 442

参考文献 452