图书介绍
逻辑与计算机设计基础 原书第5版pdf电子书版本下载
- M.MorrisMano，CharlesKime著；尤志强等译 著
- 出版社： 北京：机械工业出版社
- ISBN：9787111570103
- 出版时间：2017
- 标注页数：481页
- 文件大小：68MB
- 文件页数：496页
- 主题词：电子计算机－逻辑设计
PDF下载
下载说明
逻辑与计算机设计基础 原书第5版PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 数字系统与信息 1
1.1 信息表示 2
1.1.1 数字计算机 3
1.1.2 其他计算机 4
1.1.3 通用计算机的进一步说明 7
1.2 计算机系统设计的抽象层次 8
1.3 数制 10
1.3.1 二进制 11
1.3.2 八进制与十六进制 12
1.3.3 数字范围 13
1.4 算术运算 14
1.5 十进制编码 17
1.6 字符编码 18
1.6.1 ASCII字符编码 18
1.6.2 校验位 21
1.7 格雷码 22
1.8 本章小结 23
参考文献 24
习题 24
第2章 组合逻辑电路 27
2.1 二值逻辑和逻辑门 27
2.1.1 二值逻辑 28
2.1.2 逻辑门 29
2.1.3 用硬件描述语言表示逻辑门 32
2.2 布尔代数 33
2.2.1 布尔代数的基本恒等式 34
2.2.2 代数运算 36
2.2.3 反函数 38
2.3 标准形式 39
2.3.1 最小项和最大项 39
2.3.2 积之和 42
2.3.3 和之积 43
2.4 两级电路的优化 43
2.4.1 成本标准 44
2.4.2 卡诺图结构 45
2.4.3 二变量卡诺图 47
2.4.4 三变量卡诺图 48
2.5 卡诺图的化简 50
2.5.1 质主蕴涵项 50
2.5.2 非质主蕴涵项 51
2.5.3 和之积优化 52
2.5.4 无关最小项 53
2.6 异或操作和异或门 55
2.7 门的传播延迟 56
2.8 硬件描述语言简介 58
2.9 硬件描述语言——VHDL 60
2.10 硬件描述语言——Verilog 67
2.11 本章小结 72
参考文献 72
习题 72
第3章 组合逻辑电路的设计 79
3.1 开始分层设计 79
3.2 工艺映射 82
3.3 组合功能模块 85
3.4 基本逻辑函数 85
3.4.1 定值、传递和取反 85
3.4.2 多位函数 86
3.4.3 使能 87
3.5 译码 89
3.5.1 译码器和使能结合 92
3.5.2 基于译码器的组合电路 95
3.6 编码 96
3.6.1 优先编码器 96
3.6.2 编码器的扩展 98
3.7 选择 98
3.7.1 多路复用器 98
3.7.2 基于多路复用器的组合电路 105
3.8 迭代组合电路 109
3.9 二进制加法器 110
3.9.1 半加器 110
3.9.2 全加器 110
3.9.3 二进制行波进位加法器 111
3.10 二进制减法 112
3.10.1 补码 114
3.10.2 采用补码的二进制减法 115
3.11 二进制加减法器 115
3.11.1 有符号的二进制数 116
3.11.2 有符号二进制数的加法与减法 118
3.11.3 溢出 119
3.11.4 加法器的HDL模型 121
3.11.5 行为描述 122
3.12 其他的算术功能模块 124
3.12.1 压缩 125
3.12.2 递增 126
3.12.3 递减 127
3.12.4 常数乘法 127
3.12.5 常数除法 127
3.12.6 零填充与符号扩展 127
3.13 本章小结 128
参考文献 129
习题 129
第4章 时序电路 138
4.1 时序电路的定义 138
4.2 锁存器 140
4.2.1 SR和SR锁存器 140
4.2.2 D锁存器 143
4.3 触发器 143
4.3.1 边沿触发式触发器 144
4.3.2 标准图形符号 145
4.3.3 直接输入 147
4.4 时序电路分析 148
4.4.1 输入方程 148
4.4.2 状态表 148
4.4.3 状态图 150
4.4.4 时序电路模拟 152
4.5 时序电路设计 153
4.5.1 设计步骤 154
4.5.2 构建状态图和状态表 154
4.5.3 状态赋值 160
4.5.4 使用D触发器的设计 161
4.5.5 无效状态的设计 162
4.5.6 验证 164
4.6 状态机图及其应用 166
4.6.1 状态机图模型 167
4.6.2 对输入条件的约束 168
4.6.3 使用状态机图的设计应用 170
4.7 时序电路的HDL描述——VHDL 177
4.8 时序电路的HDL描述——Verilog 184
4.9 触发器定时 191
4.10 时序电路定时 192
4.11 异步交互 194
4.12 同步和亚稳态 195
4.13 同步电路陷阱 198
本章小结 199
参考文献 200
习题 200
第5章 数字硬件实现 210
5.1 设计空间 210
5.1.1 集成电路 210
5.1.2 CMOS电路工艺 211
5.1.3 工艺参数 213
5.2 可编程实现技术 215
5.2.1 只读存储器 216
5.2.2 可编程逻辑阵列 217
5.2.3 可编程阵列逻辑器件 219
5.2.4 现场可编程门阵列 221
5.3 本章小结 224
参考文献 224
习题 225
第6章 寄存器与寄存器传输 227
6.1 寄存器与加载使能 227
6.2 寄存器传输 230
6.3 寄存器传输操作 231
6.4 VHDL和Verilog中的寄存器传输 233
6.5 微操作 233
6.5.1 算术微操作 234
6.5.2 逻辑微操作 235
6.5.3 移位微操作 236
6.6 对单个寄存器的微操作 237
6.6.1 基于多路复用器的传输 237
6.6.2 移位寄存器 239
6.6.3 行波计数器 242
6.6.4 同步二进制计数器 244
6.6.5 其他类型计数器 247
6.7 寄存器单元设计 249
6.8 基于多路复用器和总线的多寄存器传输 253
6.8.1 高阻态输出 254
6.8.2 三态总线 255
6.9 串行传输及其微操作 256
6.10 寄存器传输控制 259
6.11 移位寄存器和计数器的HDL描述——VHDL 272
6.12 移位寄存器和计数器的HDL描述——Verilog 273
6.13 微程序控制 275
6.14 本章小结 276
参考文献 276
习题 277
第7章 存储器基础 283
7.1 存储器定义 283
7.2 随机访问存储器 283
7.2.1 读写操作 284
7.2.2 定时波形 285
7.2.3 存储器特征 286
7.3 SRAM集成电路 287
7.4 SRAM芯片阵列 292
7.5 DRAM芯片 294
7.5.1 DRAM单元 294
7.5.2 DRAM位片 296
7.6 DRAM分类 299
7.6.1 同步DRAM（SDRAM） 300
7.6.2 双倍数据速率SDRAM（DDR SDRAM） 301
7.6.3 RAMBUS DRAM（RDRAM） 302
7.7 动态RAM芯片阵列 303
7.8 本章小结 303
参考文献 303
习题 304
第8章 计算机设计基础 305
8.1 引言 305
8.2 数据通路 306
8.3 算术逻辑运算单元 308
8.3.1 算术运算电路 308
8.3.2 逻辑运算电路 311
8.3.3 算术逻辑运算单元 311
8.4 移位寄存器 312
8.5 数据通路描述 314
8.6 控制字 316
8.7 一个简单的计算机体系结构 320
8.7.1 指令集结构 321
8.7.2 存储资源 321
8.7.3 指令格式 321
8.7.4 指令说明 324
8.8 单周期硬连线控制 325
8.8.1 指令译码器 327
8.8.2 指令和程序举例 328
8.8.3 单周期计算机问题 330
8.9 多周期硬连线控制 331
8.10 本章小结 340
参考文献 340
习题 340
第9章 指令集结构 345
9.1 计算机体系结构概念 345
9.1.1 基本计算机操作周期 346
9.1.2 寄存器组 346
9.2 操作数寻址 347
9.2.1 三地址指令 347
9.2.2 两地址指令 348
9.2.3 一地址指令 348
9.2.4 零地址指令 348
9.2.5 寻址结构 349
9.3 寻址模式 351
9.3.1 隐含模式 352
9.3.2 立即模式 352
9.3.3 寄存器和寄存器间接模式 352
9.3.4 直接寻址模式 353
9.3.5 间接寻址模式 354
9.3.6 相对寻址模式 354
9.3.7 变址寻址模式 355
9.3.8 寻址模式小结 356
9.4 指令集结构概述 356
9.5 数据传送指令 357
9.5.1 栈指令 358
9.5.2 独立I/O与存储器映射I/O 359
9.6 数据处理指令 360
9.6.1 算术指令 360
9.6.2 逻辑与位处理指令 360
9.6.3 移位指令 361
9.7 浮点数计算 362
9.7.1 算术运算 363
9.7.2 移码 364
9.7.3 标准操作数格式 364
9.8 程序控制指令 366
9.8.1 条件分支指令 366
9.8.2 过程调用与返回指令 368
9.9 程序中断 369
9.9.1 中断类型 370
9.9.2 处理外部中断 371
9.10 本章小结 372
参考文献 372
习题 373
第10章 RISC和CISC中央处理器 377
10.1 流水线数据通路 377
10.2 流水线控制 381
10.3 精简指令集计算机 384
10.3.1 指令集结构 385
10.3.2 寻址模式 387
10.3.3 数据通路结构 388
10.3.4 控制结构 390
10.3.5 数据阻塞 392
10.3.6 控制阻塞 397
10.4 复杂指令集计算机 400
10.4.1 ISA修改 401
10.4.2 数据通路修改 402
10.4.3 控制单元修改 404
10.4.4 微程序控制 405
10.4.5 复杂指令的微程序 406
10.5 其他有关设计 409
10.5.1 高性能CPU概念 409
10.5.2 最近的体系结构创新 411
10.6 本章小结 413
参考文献 414
习题 414
第11章 输入／输出与通信 417
11.1 计算机的I/O系统 417
11.2 外设举例 417
11.2.1 键盘 417
11.2.2 硬盘 418
11.2.3 液晶显示器 419
11.2.4 I/O传输速率 421
11.3 I/O接口 422
11.3.1 I/O总线与接口部件 422
11.3.2 I/O接口的例子 423
11.3.3 选通 424
11.3.4 握手 425
11.4 串行通信 426
11.4.1 同步传送 427
11.4.2 进一步认识键盘 427
11.4.3 基于包的串行I/O总线 428
11.5 传输模式 431
11.5.1 程序控制传输的例子 431
11.5.2 中断传输 432
11.6 中断优先级 433
11.6.1 菊花链方法 433
11.6.2 并行优先级电路 434
11.7 直接内存访问 435
11.7.1 DMA控制器 436
11.7.2 DMA传输 437
11.8 本章小结 438
参考文献 438
习题 439
第12章 存储系统 441
12.1 分级存储体系 441
12.2 访问的局部性 443
12.3 cache存储器 445
12.3.1 cache映射 446
12.3.2 行的大小 450
12.3.3 cache加载 451
12.3.4 写方法 451
12.3.5 概念综合 452
12.3.6 指令cache和数据cache 454
12.3.7 多级cache 455
12.4 虚存 455
12.4.1 页表 457
12.4.2 传输后备缓冲器 458
12.4.3 虚存和cache 459
12.5 本章小结 460
参考文献 460
习题 461
索引 463