图书介绍
基于FPGA的电子系统设计pdf电子书版本下载
- 殷卫真 著
- 出版社： 西安：西安交通大学出版社
- ISBN：9787560588674
- 出版时间：2017
- 标注页数：385页
- 文件大小：45MB
- 文件页数：399页
- 主题词：电子系统－系统设计
PDF下载
下载说明
基于FPGA的电子系统设计PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
1 概述 1
1.1 基于FPGA的设计特点与方法 1
1.2 QuartusⅡ工程建立与语言模板（Template） 3
1.2.1 查看模板给出的VHDL设计实例 4
1.2.2 从QuartusⅡ模板了解的VHDL基本结构 7
习题 12
扩展学习与总结 12
2 多种形式的设计描述 13
2.1 本章主要概念 13
2.1.1 基于平台的设计方法 13
2.1.2 基于优化的VHDL设计 13
2.1.3 配置的概念与格式（Configuration） 13
2.1.4 类属说明（Generic） 16
2.1.5 测试基准文件（Testbench） 16
2.1.6 设计验证的主要种类 16
2.2 多种形式的多路选择器 17
2.2.1 多种四选一电路的VHDL设计 17
2.2.2 配置应用（块配置） 21
2.3 多种四选一电路设计的语法讨论 21
2.3.1 块配置讨论 21
2.3.2 有优先级的选择 21
2.3.3 无优先级的选择 22
2.3.4 信号Signal与变量Variable的讨论 22
2.4 选择器的设计优化 22
2.4.1 If和Case语句的速度与面积平衡 22
2.4.2 If语句与设计的局部调整优化 23
2.4.3 用更少输入端选择器实现面积优化 24
2.4.4 VHDL语句与优化 24
2.5 四选一各种描述综合结果比较 25
2.6 四选一ModelsimTestbench仿真 26
2.7 仿真注意事项与仿真程序说明 27
2.7.1 仿真文件的编写注意事项 27
2.7.2 Modelsim使用说明 28
2.7.3 Testbench编写说明 28
2.8 选择器的设计应用 29
2.8.1 选择器作为ROM应用 29
2.8.2 选择器的总线应用 29
2.8.3 选择器的测试应用 32
2.9 Altera库与程序包的应用 32
习题 34
扩展学习与总结 34
3 多种运算单元设计 35
3.1 主要概念说明 35
3.2 基本加／减运算单元设计 36
3.2.1 多种加法器介绍与设计 36
3.2.2 配置实现与配置方法 47
3.2.3 加法器程序说明 48
3.2.4 参数化任意加法器Testbench程序说明 52
3.3 先行进位加法器 53
3.4 BCD加法器 61
3.5 流水线与非流水线加法器 62
3.6 LPM模块应用与Altera设计原语 70
3.6.1 LPM模块应用 70
3.6.2 Altera设计原语 70
3.7 简易ALU设计与Work库的应用 72
3.8 工程文件管理与自定义库 74
3.9 基于数据通道的加法设计 75
习题 78
扩展学习与总结 79
4 Modelsim仿真提高 80
4.1 第三方仿真软件Modelsim仿真方式 80
4.2 四位加法器Modelsim仿真方式 80
4.3 Modelsim仿真步骤 80
4.3.1 建工程（Project）与建立文件 80
4.3.2 编译（Compile）文件 81
4.4 Modelsim仿真种类 81
4.4.1 Modelsim窗口开关与命令 81
4.4.2 Testbench（设计基准文件）仿真 82
4.5 Modelsim连接器件库的仿真 89
4.6 QuartusⅡ＋Modelsim VHDL的功能仿真 89
4.6.1 Textio程序包 89
4.6.2 Textio读写文件 90
4.7 QuartusⅡ＋Modelsim VHDL的时序仿真 94
4.7.1 四位加法器层次化设计时序仿真 94
4.7.2 波形输入方式仿真 98
4.7.3 用Testbench文件法仿真 102
习题 104
扩展学习与总结 104
5 运算单元的设计提高 105
5.1 乘法器 106
5.1.1 乘法器非流水线与流水线研究 107
5.1.2 硬件乘法器运算拓展 123
5.2 除法器 124
5.3 RTL级加减乘除运算整合 128
5.3.1 乘除运算电路的控制 128
5.3.2 状态机控制的移位乘法 129
5.3.3 状态机控制的移位除法 136
5.3.4 加减乘除整合与BCD加减电路的控制 143
习题 154
扩展学习与总结 154
6 系统的计数分频与定时设计 155
6.1 可变模计数器 155
6.2 异步与同步计数器设计比较 162
6.2.1 模10计数与级联 163
6.2.2 级联中的设计原则 170
6.3 查看设计报告与TimeQuest时序分析 172
6.3.1 LFSR计数器与二进制计数器设计 172
6.3.2 LFSR计数器与二进制计数器的比较 174
6.4 分频相关电路与设计规范 179
6.4.1 2的幂次分频 179
6.4.2 偶数等占空比分频与设计规范 179
6.4.3 等占空比奇数分频与半整数分频 185
6.5 系统的定时设计 192
6.5.1 FPGA锁相环PLL 192
6.5.2 FPGA PLL应用需求 194
6.5.3 可重配置锁相环的使用 195
6.5.4 PLL的重配置模块 195
6.5.5 PLL重配置模块的端口说明 196
习题 198
扩展学习与总结 199
7 存储器的设计与应用 200
7.1 LPM_ROM应用查表法乘法器 200
7.2 LPM_ROM初始化文件MIF格式 202
7.3 ROM应用与波形发生器 203
7.3.1 设计信号波形的选取 203
7.3.2 LPM片上ROM实现正弦信号发生器 206
7.3.3 正弦信号发生器的具体实现 209
7.4 FPGA引脚分配 215
7.4.1 在图形界面人工指定 215
7.4.2 反标注法引脚自动分配 217
7.4.3 引脚分配等信息的文件处理 217
7.5 多种波形设计与嵌入逻辑分析仪测试 219
7.6 正弦信号发生器提高 231
7.7 利于属性Attribute指定综合 239
7.8 在线硬件调试的工具 241
7.8.1 在系统存储内容编辑器 241
7.8.2 在系统信号源与探针测试 243
7.9 QuartusⅡ连接Modelsim时序仿真 245
7.10 SRAM设计与仿真 247
习题 256
扩展学习与总结 256
8 通信模块设计 257
8.1 采用流水线技术设计高速数字相关器 257
8.1.1 数字相关器原理 257
8.1.2 数字相关器的设计 257
8.2 巴克码生成与检测 264
8.2.1 巴克码生成原理 264
8.2.2 巴克码检测原理 265
8.3 扰码与解扰码 271
8.3.1 扰码与解扰码简介 271
8.3.2 m序列生成 272
8.3.3 有关加扰与解扰的设计 273
8.4 基于DDS的调制解调 275
8.4.1 DDS步进方波的实现 280
8.4.2 ASK调制与PCM调制 287
8.4.3 FSK调制与解调 288
8.4.4 BPSK调制 290
8.5 移位寄存器及其典型应用 291
8.5.1 移位寄存器 291
8.5.2 移位寄存器的应用——串并变换 294
8.6 校验与纠错编解码设计 297
8.6.1 汉明（Hamming）编解码简介 297
8.6.2 汉明编码原理（8，4） 298
8.6.3 汉明译码原理 298
8.7 传输码型的生成 301
8.7.1 曼彻斯特（Manchester）编译码设计 302
8.7.2 传号反转码（CMI）编解码设计 307
习题 310
扩展学习与总结 310
9 接口设计 311
9.1 UART/RS232接口 311
9.2 字符LCD示控制 318
9.3 4×4矩阵扫描键盘与LED显示 326
9.4 可编程接口8255核设计 331
9.4.1 可编程接口8255芯片 331
9.4.2 8255核的内部结构 332
9.4.3 8255引脚与信号说明 333
习 题 338
扩展学习与总结 338
10 嵌入51单片机的设计型实验 339
10.1 概述 339
10.2 CPU简述及应用 339
10.3 8051核结构 339
10.3.1 8051核功能特点 340
10.3.2 8051软核设计应用 340
10.3.3 8051设计层级 340
10.3.4 8051核顶层设计 342
10.4 8051核设计研究 345
10.4.1 ALU算数运算逻辑单元 345
10.4.2 Timer定时器控制器 348
10.4.3 Serial串口控制器 350
10.4.4 简单功能配置 352
10.4.5 并行IO端口 353
10.4.6 杂项说明 353
10.4.7 内部数据存储器RAM 354
10.4.8 内部数据存储器RAMX 356
10.4.9 内部程序存储器ROM 357
10.5 QuartusⅡ建立8051核工程 359
10.5.1 建立8051核工程 359
10.5.2 Mega Wizard创建8051核内部存储器 359
10.5.3 8051核RTL级建立 360
10.5.4 8051核外围电路搭建 361
10.5.5 In-System Sources and Probes调测8051核 362
10.6 8051核在FPGA下载测试 364
习题 369
扩展学习与总结 369
附录A FPGA文档指南与规范说明 370
A.1 文件头 370
A.2 文件组织与目录结构 370
A.3 文件名和目录名 371
A.4 大写和小写 371
A.5 注释 371
A.6 使用Tab进行代码的缩进 372
A.7 换行符 372
A.8 限制行宽 372
A.9 标识符 372
A.10 转义标识符 372
A.11 名称前缀或后缀 373
A.12 空行和空格 373
A.13 对齐和缩进 374
A.14 参数化设计 374
A.15 可综合设计 374
A.16 使用预编译库 374
A.17 逻辑仿真 374
A.18 测试程序（test bench） 374
A.19 逻辑综合的一些原则 375
A.20 大规模设计的综合 375
A.21 必须重视工具产生的警告信息 375
A.22 调用模块的黑盒子（Black box）方法 375
附录B VHDL保留字 377
附录C VHDL1993版与2008版的特点 378
C.1 VHDL1993版特点 378
C.2 VHDL2008版的特点 381
附录D Ieee库类型转换函数表 384
参考文献 385