图书介绍
现代数字电路与系统设计pdf电子书版本下载
- 江国强著 著
- 出版社： 北京：电子工业出版社
- ISBN：9787121315718
- 出版时间：2017
- 标注页数：248页
- 文件大小：61MB
- 文件页数：258页
- 主题词：数字电路－系统设计
PDF下载
下载说明
现代数字电路与系统设计PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 Verilog HDL 1
1.1 Verilog HDL设计模块的基本结构 1
1.2 Verilog HDL的词法 3
1.3 Verilog HDL的语句 10
1.3.1 赋值语句 10
1.3.2 条件语句 11
1.3.3 循环语句 12
1.3.4 结构声明语句 13
1.3.5 语句的顺序执行与并行执行 15
1.4 Verilog HDL仿真 16
1.4.1 VerilogHDL仿真支持语句 16
1.4.2 Verilog HDL测试平台软件的设计 19
第2章 门电路的设计 23
2.1 用assign语句设计门电路 23
2.1.1 四-2输入与非门7400的设计 24
2.1.2 六反相器7404的设计 25
2.2 用门级元件例化方式设计门电路 26
2.3 三态输出电路的设计 27
2.3.1 三态输出门的设计 27
2.3.2 集成三态输出缓冲器的设计 29
第3章 组合逻辑电路的设计 31
3.1 算术运算电路的设计 31
3.1.1 一般运算电路的设计 31
3.1.2 集成运算电路的设计 38
3.2 编码器的设计 41
3.2.1 普通编码器的设计 41
3.2.2 集成编码器的设计 44
3.3 译码器的设计 48
3.3.1 4线-10线BCD译码器7442的设计 49
3.3.2 4线-16译码器74154的设计 50
3.3.3 3线-8线译码器74138的设计 51
3.3.4 七段显示译码器7448的设计 52
3.4 数据选择器的设计 54
3.4.1 8选1数据选择器74151的设计 54
3.4.2 双4选1数据选择器74153的设计 55
3.4.3 16选1数据选择器161mux的设计 56
3.4.4 三态输出8选1数据选择器74251的设计 57
3.5 数值比较器的设计 59
3.5.1 4位数值比较器7485的设计 59
3.5.2 8位数值比较器74684的设计 60
3.5.3 带使能控制的8位数值比较器74686的设计 61
3.6 奇偶校验器的设计 62
3.6.1 8位奇偶产生器／校验器74180的设计 62
3.6.2 9位奇偶产生器74280 63
3.7 码转换器的设计 64
3.7.1 BCD编码之间的码转换器的设计 64
3.7.2 数制之间的码转换器的设计 66
3.7.3 明码与密码转换器的设计 70
第4章 触发器的设计 72
4.1 RS触发器的设计 72
4.1.1 基本RS触发器的设计 72
4.1.2 钟控RS触发器的设计 73
4.2 D触发器的设计 74
4.2.1 D锁存器的设计 74
4.2.2 D触发器的设计 75
4.2.3 集成D触发器的设计 75
4.3 JK触发器的设计 76
4.3.1 具有置位端的JK触发器7471的设计 77
4.3.2 具有异步复位的JK触发器7472 78
4.3.3 具有异步置位和共用异步复位与时钟的双JK触发器7478的设计 79
第5章 时序逻辑电路的设计 81
5.1 数码寄存器的设计 81
5.1.1 8D锁存器74273的设计 81
5.1.2 8D锁存器（三态输出）CT74373的设计 82
5.2 移位寄存器的设计 83
5.2.1 4位移位寄存器74178的设计 83
5.2.2 双向移位寄存器74194的设计 84
5.3 计数器的设计 85
5.3.1 十进制同步计数器（异步复位）74160的设计 85
5.3.2 4位二进制同步计数器（异步复位）74161的设计 87
5.3.3 4位二进制同步计数器（同步复位）74163的设计 89
5.3.4 4位二进制同步加／减计数器74191的设计 90
5.4 专用数字电路的设计 91
5.4.1 顺序脉冲发生器的设计 91
5.4.2 序列信号发生器的设计 92
5.4.3 伪随机信号发生器的设计 93
5.4.4 序列信号检测器的设计 94
5.4.5 流水灯控制器的设计 95
5.4.6 抢答器的设计 96
5.4.7 串行数据检测器的设计 98
第6章 存储器的设计 101
6.1 RAM的设计 101
6.2 ROM的设计 102
第7章 数字电路系统的设计 105
7.1 数字电路系统的设计方法 105
7.1.1 数字电路系统设计的图形编辑方式 105
7.1.2 用元件例化方式实现系统设计 107
7.2 8位串行加法器的设计 108
7.2.1 基本元件的设计 108
7.2.2 8位串行加法器的顶层设计 111
7.3 24小时计时器的设计 112
7.3.1 2千万分频器的设计 113
7.3.2 60进制分频器的设计 113
7.3.3 24进制分频器的设计 114
7.3.4 24小时计时器的顶层设计 115
7.4 万年历的设计 116
7.4.1 控制器的设计 116
7.4.2 数据选择器mux_4的设计 117
7.4.3 数据选择器mux_16的设计 117
7.4.4 年月日计时器的设计 118
7.4.5 万年历的顶层设计 120
7.5 倒计时器的设计 120
7.5.1 控制器contr100_s的设计 121
7.5.2 60进制减法计数器的设计 122
7.5.3 24进制减法计数器的设计 122
7.5.4 100进制减法计数器的设计 123
7.5.5 倒计时器的顶层设计 124
7.6 交通灯控制器的设计 124
7.6.1 100进制减法计数器的设计 125
7.6.2 控制器的设计 126
7.6.3 交通灯控制器的顶层设计 126
7.7 出租车计费器的设计 128
7.7.1 计费器的设计 129
7.7.2 出租车计费器的顶层设计 130
7.8 波形发生器的设计 130
7.8.1 计数器cnt256的设计 131
7.8.2 存储器rom0设计 131
7.8.3 多路选择器mux_1的设计 134
7.8.4 波形发生器的顶层设计 134
7.9 数字电压表的设计 135
7.9.1 分频器clkgen的设计 136
7.9.2 控制器contr_2的设计 136
7.9.3 存储器myrom_dyb的设计 138
7.9.4 数字电压表的顶层设计 140
7.10 8位十进制频率计设计 141
7.10.1 测频控制信号发生器testctl的设计 141
7.10.2 十进制加法计数器cnt10x8的设计 142
7.10.3 8位十进制锁存器reg4x8的设计 144
7.10.4 频率计的顶层设计 144
第8章 常用EDA软件 146
8.1 QuartusⅡ13.0软件 146
8.1.1 QuartusⅡ软件的主界面 146
8.1.2 QuartusⅡ的图形编辑输入法 147
8.1.3 QuartusⅡ的文本编辑输入法 161
8.1.4 嵌入式逻辑分析仪的使用方法 163
8.1.5 嵌入式锁相环的设计方法 165
8.1.6 设计优化 170
8.1.7 QuartusⅡ的RTL阅读器 171
8.2 ModelSim 172
8.2.1 ModelSim的图形用户交互方式 173
8.2.2 ModelSim的交互命令方式 176
8.2.3 ModelSim的批处理工作方式 178
8.2.4 在QuartusⅡ13.0中使用ModelSim仿真 179
8.3 基于MATLAB/DSP Builder的DSP模块设计 183
8.3.1 设计原理 184
8.3.2 DSP Builder的层次设计 194
8.4 NiosⅡ嵌入式系统开发软件 195
8.4.1 NiosⅡ的硬件开发 195
8.4.2 Qsys系统的编译与下载 199
8.4.3 NiosⅡ嵌入式系统的软件调试 222
8.4.4 NiosⅡ的常用组件与编程 227
8.4.5 基于NiosⅡ的Qsys系统应用 236
参考文献 248