EDA技术及其应用 第2版pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

EDA技术及其应用 第2版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 概述 1

教学目标 1

1.1 EDA技术 1

1.2 EDA技术应用对象 2

1.3 硬件描述语言Verilog HDL 3

1.4 EDA技术的优势 4

1.5 面向FPGA的EDA开发流程 5

1.5.1 设计输入 5

1.5.2 综合 6

1.5.3 适配（布线布局） 7

1.5.4 仿真 7

1.6 可编程逻辑器件 8

1.6.1 PLD的分类 8

1.6.2 PROM可编程原理 9

1.6.3 GAL 11

1.7 CPLD的结构与可编程原理 12

1.8 FPGA的结构与工作原理 15

1.8.1 查找表逻辑结构 15

1.8.2 Cyclone Ⅲ系列器件的结构与原理 16

1.9 硬件测试技术 18

1.9.1 内部逻辑测试 18

1.9.2 JTAG边界扫描测试 19

1.10 FPGA/CPLD产品概述 19

1.10.1 Lattice公司的PLD器件 19

1.10.2 Xilinx公司的PLD器件 20

1.10.3 Altera公司的PLD器件 21

1.11 编程与配置 23

1.12 Quartus Ⅱ 24

1.13 IP核 26

1.14 EDA的发展趋势 26

习题 28

第2章 原理图输入法逻辑电路设计技术 29

教学目标 29

2.1 原理图输入设计方法的特点 29

2.2 数字频率计设计任务导入 30

2.3 原理图输入方式基本设计流程 31

2.3.1 建立工作库文件夹和存盘原理图空文件 32

2.3.2 创建工程 32

2.3.3 功能简要分析 35

2.3.4 编译前设置 36

2.3.5 全程编译 38

2.3.6 时序仿真测试电路功能 39

2.4 引脚设置和编程下载 43

2.4.1 引脚锁定 43

2.4.2 配置文件下载 44

2.4.3 AS模式直接编程配置器件 45

2.4.4 JTAG间接模式编程配置器件 46

2.4.5 USB-Blaster编程配置器安装方法 47

2.5 层次化设计 47

2.6 6位十进制频率计设计 51

2.6.1 时序控制器设计 51

2.6.2 顶层电路设计与测试 52

习题 52

实训项目 53

2-1 用原理图输入法设计8位全加器 53

2-2 用原理图输入法设计频率计 54

2-3 计时系统设计 55

第3章 应用Verilog HDL设计数字系统 56

教学目标 56

3.1 组合电路的Verilog描述和设计 57

3.1.1 2选1多路选择器设计任务导入 57

3.1.2 2选1多路选择器的Verilog描述和设计 58

3.1.3 4选1多路选择器设计任务导入 61

3.1.4 4选1多路选择器的Verilog描述和设计 62

3.1.5 4选1多路选择器的数据流描述方式 67

3.1.6 4选1多路选择器的if语句描述方式 70

3.1.7 全加器设计任务导入 73

3.1.8 加法器的Verilog描述和设计 73

3.2 时序电路的Verilog描述和设计 78

3.2.1 边沿触发型触发器设计任务导入 78

3.2.2 边沿触发型触发器的Verilog描述和设计 79

3.2.3 电平触发型锁存器设计任务导入 79

3.2.4 电平触发型锁存器的Verilog描述 80

3.2.5 含异步复位／时钟使能型触发器设计任务导入 81

3.2.6 含异步复位／时钟使能型触发器的Verilog描述 81

3.2.7 同步复位型触发器设计任务导入 82

3.2.8 同步复位型触发器的Verilog描述和设计 83

3.2.9 异步复位型锁存器设计任务导入 83

3.2.10 异步复位型锁存器的Verilog描述和设计 83

3.2.11 Verilog的时钟过程表述的特点和规律 84

3.2.12 异步时序模块的Verilog描述 86

3.3 计数器的Verilog描述和设计 86

3.3.1 4位二进制计数器设计任务导入 87

3.3.2 4位二进制计数器的Verilog表述和设计 87

3.3.3 功能更全面的计数器设计 88

3.4 Verilog的描述风格 90

3.4.1 RTL描述 90

3.4.2 行为描述 91

3.4.3 数据流描述 91

3.4.4 结构描述 92

3.5 基于HDL文本输入的硬件设计技术 92

3.5.1 编辑和输入设计文件 92

3.5.2 创建工程和全程编译前约束项目设置 93

3.5.3 全程综合与编译 93

3.5.4 仿真测试 94

3.5.5 RTL图观察器应用 94

3.5.6 引脚锁定 94

3.5.7 利用引脚属性定义方式锁定引脚 95

3.6 嵌入式逻辑分析仪使用方法 96

习题 100

实训项目 102

3-1 计数器设计 102

3-2 多路选择器设计 103

3-3 十六进制7段数码显示译码器设计 103

3-4 移位相加型8位硬件乘法器设计 105

第4章 Verilog HDL设计技术深入 107

教学目标 107

4.1 过程中的两类赋值语句 107

4.1.1 阻塞式赋值语句 108

4.1.2 非阻塞式赋值语句 108

4.1.3 深入认识阻塞式赋值和非阻塞式赋值的特点 110

4.2 过程语句结构总结 114

4.3 移位寄存器设计 118

4.3.1 含同步预置功能的移位寄存器设计 118

4.3.2 模式可控的移位寄存器设计 119

4.3.3 使用移位操作符设计移位寄存器 120

4.4 乘法器设计任务及相关语句应用 122

4.4.1 参数定义关键词parameter 122

4.4.2 整数型寄存器类型定义 122

4.4.3 for语句用法 123

4.4.4 repeat语句用法 124

4.4.5 while语句用法 124

4.5 if语句一般用法 126

4.6 三态与双向端口设计 129

4.6.1 三态控制电路设计 129

4.6.2 双向端口设计 130

4.6.3 三态总线控制电路设计 132

4.7 半整数与奇数分频电路设计 135

4.8 文字规则 136

4.9 操作符 139

习题 139

实训项目 140

4-1 半整数与奇数分频器设计 140

4-2 VGA彩条信号显示控制电路设计 141

4-3 4×4阵列键盘键信号检测电路设计 144

4-4 串行静态显示控制电路设计 146

第5章 宏功能模块使用方法 147

教学目标 147

5.1 基于LPM模块的计数器设计 148

5.1.1 计数器LPM模块文本文件的调用 148

5.1.2 LPM计数器程序与参数传递语句 149

5.1.3 创建工程与仿真测试 151

5.2 流水线乘法累加器设计 151

5.2.1 LPM加法器模块设置 152

5.2.2 LPM乘法器模块设置 153

5.2.3 仿真乘法累加器 154

5.2.4 乘法器的Verilog文本表述和相关属性设置 155

5.3 LPM_RAM模块的设置 156

5.3.1 初始化文件生成 156

5.3.2 LPM_RAM设置和调用 158

5.3.3 测试LPM_RAM 160

5.3.4 存储器的Verilog文本描述及相关属性应用 160

5.4 LPM_ROM的定制和使用 164

5.4.1 LPM_ROM定制和测试 164

5.4.2 LPM存储器模块替代设置 165

5.4.3 正弦信号发生器设计 166

5.4.4 硬件实现和测试 167

5.5 在系统存储器数据读写编辑器应用 168

5.6 嵌入式锁相环ALTPLL调用 170

5.6.1 嵌入式锁相环参数设置 170

5.6.2 锁相环调用注意事项 172

5.7 DDS实现原理与应用 173

5.7.1 DDS原理 173

5.7.2 DDS信号发生器设计 175

习题 176

实训项目 176

5-1 查表式硬件运算器设计 176

5-2 正弦信号发生器设计 177

5-3 基于Verilog表述的频率计设计 178

5-4 DDS正弦信号发生器设计 179

5-5 移相信号发生器设计 180

5-6 VGA简单图像显示控制模块设计 181

5-7 乐曲硬件演奏电路设计 182

5-8 数码扫描显示电路设计 187

第6章 实用状态机设计技术 188

教学目标 188

6.1 Verilog状态机的一般形式 189

6.1.1 状态机的特点与优势 189

6.1.2 Verilog状态机的一般结构 191

6.1.3 初始控制与表述 194

6.2 Moore型状态机设计 195

6.2.1 多过程结构型状态机 195

6.2.2 序列检测器及其状态机设计 199

6.3 Mealy型状态机设计 200

6.4 不同编码类型的状态机 204

6.4.1 直接输出型编码 204

6.4.2 用宏定义语句定义状态编码 206

6.4.3 宏定义命令语句 207

6.4.4 顺序编码 208

6.4.5 一位热码编码 209

6.4.6 状态编码设置 209

6.5 状态机容错技术 211

6.5.1 状态导引法 212

6.5.2 状态编码监测法 212

6.5.3 借助EDA工具自动生成安全状态机 213

6.6 硬件数字技术排除毛刺 213

6.6.1 延时方式去毛刺 213

6.6.2 逻辑方式去毛刺 215

6.6.3 定时方式去毛刺 216

习题 217

实训项目 218

6-1 序列检测器设计 218

6-2 ADC采样控制电路设计 218

6-3 五功能智能逻辑笔设计 220

6-4 点阵型与字符型液晶显示器驱动控制电路设计 221

6-5 硬件消抖动电路设计 221

6-6 数字彩色液晶显示控制电路设计 221

6-7 PS2键盘控制模型电子琴电路设计 222

6-8 状态机控制串／并转换8数码静态显示 224

附录 EDA开发系统使用简介 225

主要参考文献 234