逻辑设计基础 第7版pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

逻辑设计基础 第7版PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数制系统与转换 1

学习目标 1

学习指导 1

1.1 数字系统与开关电路 3

1.2 数制系统与转换 5

1.3 二进制运算 8

1.4 负数的表示 10

1.5 二进制编码 15

习题 17

第2章 布尔代数 22

学习目标 22

学习指导 22

2.1 介绍 27

2.2 基本运算 27

2.3 布尔表达式和真值表 29

2.4 基本定理 31

2.5 交换律、结合律、分配律与德摩根定律 32

2.6 化简定理 35

2.7 展开及因式分解 36

2.8 布尔表达式求反 38

习题 39

第3章 布尔代数（续） 45

学习目标 45

学习指导 45

3.1 表达式的展开及因式分解 48

3.2 异或与同或运算 50

3.3 蕴含定理 52

3.4 开关表达式的代数化简 53

3.5 等式成立的证明 55

循序渐进练习 56

习题 60

第4章 布尔代数的应用、最小项与最大项展开式 64

学习目标 64

学习指导 64

4.1 文字描述向布尔表达式的转化 68

4.2 用真值表设计组合逻辑 70

4.3 最小项与最大项展开式 71

4.4 标准最小项与最大项展开式 74

4.5 非完全给定函数 75

4.6 真值表构建实例 76

4.7 二进制加法器与减法器的设计 79

习题 85

第5章 卡诺图 93

学习目标 93

学习指导 93

5.1 开关函数的最简形式 101

5.2 二变量卡诺图和三变量卡诺图 103

5.3 四变量卡诺图 107

5.4 用基本首要蕴含项确定最简表达式 108

5.5 五变量卡诺图 113

5.6 卡诺图的其他应用 115

5.7 卡诺图的其他形式 117

循序渐进练习 117

习题 122

第6章 奎因-麦克拉斯基法 129

学习目标 129

学习指导 129

6.1 首要蕴含项的确定 133

6.2 首要蕴含项表 136

6.3 Petrick方法 138

6.4 非完全给定函数的化简 139

6.5 采用代入变量的卡诺图化简 140

6.6 小结 142

循序渐进练习 142

习题 146

第7章 多级门电路／与非门和或非门 150

学习目标 150

学习指导 150

7.1 多级门电路 153

7.2 与非门和或非门 157

7.3 两级与非门和或非门电路设计 158

7.4 多级与非门和或非门电路设计 161

7.5 用门的替代符号转换电路 162

7.6 二级、多输出电路的设计 165

7.7 多输出与非门和或非门电路 168

习题 169

第8章 用门电路设计和模拟组合电路 175

学习目标 175

学习指导 175

8.1 复习组合电路设计 177

8.2 使用扇入受限的门设计电路 178

8.3 门延迟和时序图 180

8.4 组合逻辑的冒险 181

8.5 逻辑电路的仿真与测试 186

习题 189

设计题 192

第9章 多路选择器、译码器和可编程逻辑器件 196

学习目标 196

学习指导 196

9.1 简介 201

9.2 多路选择器 201

9.3 三态缓冲器 205

9.4 译码器和编码器 208

9.5 只读存储器 210

9.6 可编程逻辑器件 214

9.7 复杂可编程逻辑器件 218

9.8 现场可编程门阵列 219

习题 223

第10章 VHDL的介绍 229

学习目标 229

学习指导 229

10.1 组合电路的VHDL描述 232

10.2 多路选择器的VHDL模型 236

10.3 VHDL模块 238

10.4 信号与常量 242

10.5 数组 244

10.6 VHDL运算符 246

10.7 包与库 247

10.8 IEEE标准逻辑 249

10.9 VHDL代码的编译与仿真 251

习题 253

设计题 257

第11章 锁存器与触发器 261

学习目标 261

学习指导 261

11.1 简介 264

11.2 S-R锁存器 265

11.3 门控锁存器 269

11.4 边沿触发D触发器 272

11.5 S-R触发器 274

11.6 J-K触发器 275

11.7 T触发器 276

11.8 带有附加输入端的触发器 277

11.9 异步时序电路 279

11.10 小结 281

习题 282

循序渐进练习 289

第12章 寄存器与计数器 292

学习目标 292

学习指导 292

12.1 寄存器和寄存器传输 295

12.2 移位寄存器 299

12.3 二进制计数器的设计 303

12.4 其他序列的计数器 308

12.5 应用S-R触发器和J-K触发器设计计数器 312

12.6 触发器输入方程的推导——小结 316

习题 319

第13章 时序电路分析 328

学习目标 328

学习指导 328

13.1 序列奇偶校验器 332

13.2 信号跟踪及时序图分析 334

13.3 状态转换表与状态转换图 337

13.4 时序电路的通用模型 343

循序渐进练习 346

习题 350

第14章 状态转换图与状态转换表的推导 360

学习目标 360

学习指导 360

14.1 序列检测器的设计 363

14.2 更复杂的设计问题 367

14.3 构建状态转换图的方法 371

14.4 串行数据代码的转换 376

14.5 字母数字状态转换图标注 379

14.6 不完全确定的状态转换表 380

循序渐进练习 381

习题 386

第15章 状态转换表的化简及状态赋值 395

学习目标 395

学习指导 395

15.1 冗余状态的消除 401

15.2 等价状态 403

15.3 使用隐含表确定状态的等价性 404

15.4 等价的时序电路 406

15.5 化简不完全确定的状态表 407

15.6 触发器输入方程式的推导 409

15.7 等价状态的赋值 412

15.8 状态赋值的方法 415

15.9 单跃变状态赋值的使用 419

习题 421

第16章 时序电路设计 434

学习目标 434

学习指导 434

16.1 时序电路设计方法小结 436

16.2 设计实例——代码转换器 436

16.3 迭代电路的设计 439

16.4 使用ROM和PLA设计时序电路 442

16.5 使用CPLD设计时序电路 445

16.6 使用FPGA设计时序电路 448

16.7 时序电路的仿真与测试 450

16.8 计算机辅助设计概述 454

设计题 456

补充习题 460

第17章 时序逻辑中的VHDL 466

学习目标 466

学习指导 466

17.1 使用VHDL进程建立触发器模型 469

17.2 使用VHDL进程建立寄存器和计数器模型 472

17.3 使用VHDL进程建立组合逻辑模型 477

17.4 时序机建模 479

17.5 VHDL代码的综合 484

17.6 更多关于进程和顺序语句的内容 487

习题 488

仿真习题 498

第18章 算术运算电路 500

学习目标 500

学习指导 500

18.1 带累加器的串行加法器 501

18.2 二进制乘法器的设计 504

18.3 二进制除法器的设计 508

循序渐进练习 514

习题 516

第19章 使用SM图的状态机设计 526

学习目标 526

学习指导 526

19.1 状态机图 527

19.2 SM图的导出 531

19.3 SM图的实现 535

习题 539

第20章 数字系统设计中的VHDL 546

学习目标 546

学习指导 546

20.1 串行加法器的VHDL代码 548

20.2 二进制乘法器的VHDL代码 549

20.3 二进制除法器的VHDL代码 559

20.4 掷骰子游戏模拟器的VHDL代码 560

20.5 结束语 563

习题 564

实验设计习题 566

附录 569

附录A MOS及CMOS逻辑 569

附录B VHDL语言小结 574

附录C 编写可综合的VHDL代码的提示 578

附录D 定理的证明 580

附录E 精选的学习指导和习题的答案 581

参考文献 638