数字系统设计快速入门pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

数字系统设计快速入门PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 电子电路简介 1

1.1概述 1

1.2背景知识 1

1.2.1电气与电子电路 3

1.2.2实际电路和模型电路 4

1.3数字电路 4

0和1 5

1.4电子元件 7

1.4.1 电阻 7

1.4.2电容 8

1.4.3输入类元件（按钮和开关） 9

1.4.4输出类器件（LED） 9

1.4.5连接器件 10

1.4.6印制电路板（PCB） 11

1.4.7集成电路（芯片 12

1.5逻辑电路 13

1.5.1三极管开关 16

1.5.2 FET构成的逻辑电路 19

1.5.3逻辑电路图 22

练习1数字电路和1Basys板 24

第2章Digilent FPGA开发板介绍 31

2.1概述 31

2.2 Digilent开发板参考资料 33

练习2 Digilent FPGA开发板介绍 34

实验工程2开发板检验和基本逻辑电路 37

附录用Adept对Digilent开发板进行编程 39

第3章 逻辑电路结构与CAD工具简介 46

3.1概述 46

3.2逻辑电路基本结构简介 47

3.2.1原理图及其原型 47

3.2.2组合电路结构 49

3.2.3 SOP与POS电路 51

3.2.4异或运算 53

3.3 CAD工具简介 55

3.3.1产品设计流程 56

3.3.2电路仿真 57

练习3逻辑电路结构 62

实验工程3电路原理图绘制简介 66

附录WebPack原理图设计入门指南 67

第4章 逻辑化简 82

4.1概述 82

4.2背景介绍 83

4.3布尔代数 85

4.4逻辑图 89

4.5逻辑函数的不完整表述（无关项） 93

4.6加入变量 94

4.7基于计算机的逻辑化简算法 98

练习4逻辑化简 100

实验工程4逻辑化简 107

第5章VHDL语言介绍 110

5.1概述 110

5.2背景介绍 111

5.2.1电路的结构设计与行为设计比较 112

5.2.2综合与仿真 114

5.3 VHDL语言介绍 115

5.3.1信号的赋值 116

5.3.2使用Xilinx VHDL工具 117

实验工程5 VHDL介绍 118

附录 使用Xilinx VHDL工具 120

第6章 组合逻辑块 126

6.1概述 126

6.2背景介绍 127

6.2.1信号的二进制码（总线） 127

6.2.2多输出电路的化简 128

6.3组合电路块 129

6.3.1数据选择器（多路选择器） 129

6.3.2译码器 133

6.3.3数据分配器 135

6.3.4七段显示器和译码器 136

6.3.5优先编码器 138

6.3.6移位寄存器 139

练习6组合逻辑块 142

实验工程6组合逻辑块 151

第7章 组合算术电路 153

7.1概述 153

7.2背景介绍 154

7.2.1位分段设计方法 154

7.2.2比较器 155

7.2.3加法器 157

7.2.4减法器 160

7.2.5负数 161

7.2.6加法／减法器 163

7.2.7加法器溢出 164

7.2.8硬件乘法器 164

7.2.9 ALU电路 165

7.2.10 VHDL的ALU行为描述 167

7.3 VHDL进阶 168

7.3.1结构设计与行为设计比较 168

7.3.2 VHDL中的模块化设计 170

7.3.3 VHDL中的算术函数 172

练习7组合算术电路 173

实验工程7组合算术电路 181

第8章 信号传输延迟 183

8.1概述 183

8.2逻辑电路中的传输延迟 184

8.2.1电路延迟与CAD工具 185

8.2.2在VHDL源文件中指定电路的延迟 186

8.2.3毛刺 187

8.2.4使用CAD工具生成延迟 189

实验工程8信号传输延迟 191

附录ISE/WebPaek仿真器后布线模式运行 194

第9章 基本存储电路 196

9.1概述 196

9.2背景介绍 197

9.2.1存储器电路介绍 197

9.2.2基本单元 199

9.2.3 D锁存器 201

9.2.4D触发器 202

9.2.5存储器复位信号 204

9.2.6存储器的其他输入信号 204

9.2.7其他类型触发器 205

9.2.8寄存器 205

9.2.9其他类型存储器电路 206

9.2.10存储电路的VHDL描述 206

9.2.11 VHDL中的进程语句 206

实验工程9基本存储电路 210

第10章 时序电路的结构化设计 213

10.1概述 213

10.2背景介绍 213

10.2.1时序电路的特征 213

10.2.2时序电路设计 215

10.2.3使用状态图来设计时序电路 217

10.2.4时序电路的结构化设计 220

10.2.5二进制计数器 222

10.2.6用VHDL描述二进制计数器 224

练习10时序电路的结构化设计 227

实验工程10时序电路的结构化设计 230