数字逻辑与数字系统pdf电子书版本下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快] 温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页 直链下载[便捷但速度慢]   [在线试读本书]   [在线获取解压码]

数字逻辑与数字系统PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数字电路基础 1

1．1 数字电路概述 1

1．2 数制 1

1．2．1 进位计数制 1

1．2．2 十进制 2

1．2．3 二进制 2

1．2．4 十六进制 2

1．2．5 任意进制转换为十进制 3

1．2．6 十进制转换为其他进制 3

1．3 码制 4

1．3．1 二进制编码 4

1．3．2 字符编码 6

1．3．3 奇偶检验码 7

小结 7

习题1 7

第2章 逻辑代数基础 9

2．1 逻辑代数的基本知识 9

2．1．1 逻辑代数的基本运算 9

2．1．2 逻辑代数的基本定律 11

2．1．3 逻辑代数的基本规则 12

2．2 逻辑函数及其描述方法 13

2．2．1 逻辑函数 13

2．2．2 逻辑函数的表示方法 14

2．2．3 逻辑函数的标准形式 15

2．3 逻辑函数的化简 17

2．3．1 公式化简法 17

2．3．2 卡诺图化简法 18

2．4 具有无关项的逻辑函数及其化简 23

2．4．1 逻辑函数中的无关项 23

2．4．2 无关项在逻辑函数化简中的应用 24

小结 24

习题2 25

第3章 逻辑门电路 27

3．1 概述 27

3．2 分立元件逻辑门电路 27

3．2．1 二极管与门电路 27

3．2．2 二极管或门电路 28

3．2．3 非门 29

3．3 TTL集成电路门 30

3．3．1 TTL与非门 31

3．3．2 TTL门的外部特性和主要参数 32

3．3．3 集电极开路门 33

3．3．4 三态门 34

3．4 CMOS门电路 36

3．4．1 CMOS反相器 36

3．4．2 传输门 36

3．5 集成门电路使用中应注意的问题 37

3．5．1 TTL逻辑电路的使用 37

3．5．2 CMOS电路的操作保护措施 38

3．5．3 CMOS与TTL电路接口 39

小结 40

习题3 40

第4章 组合逻辑电路 43

4．1 概述 43

4．2 组合逻辑电路分析 43

4．3 组合逻辑电路的设计 45

4．3．1 设计步骤 45

4．3．2 逻辑问题的描述 45

4．3．3 逻辑函数的变换 47

4．3．4 多输出函数的逻辑设计 49

4．3．5 利用任意项的逻辑设计 51

4．4 组合逻辑中的竞争冒险 53

4．4．1 竞争冒险的产生 53

4．4．2 竞争冒险的消除 54

4．5 加法器 56

4．5．1 1位加法器 56

4．5．2 多位加法器 57

4．5．3 加法器应用 58

4．6 数值比较器 59

4．6．1 1位数值比较器 59

4．6．2 4位数值比较器 60

4．6．3 集成比较器的应用 61

4．7 编码器和译码器 62

4．7．1 编码器 62

4．7．2 译码器 65

4．8 数据选择器与数据分配器 71

4．8．1 数据选择器 71

4．8．2 数据分配器 73

4．9 奇偶校验器 74

小结 75

习题4 76

第5章 触发器 79

5．1 概述 79

5．2 基本SR触发器 80

5．2．1 用与非门构成的基本SR触发器 80

5．2．2 用或非门构成的基本SR触发器 82

5．3 钟控触发器 83

5．3．1 钟控SR触发器 83

5．3．2 钟控D触发器 84

5．4 主从触发器 86

5．4．1 主从型D触发器 86

5．4．2 主从型JK触发器 87

5．5 边沿触发器 89

5．5．1 负边沿JK触发器 89

5．5．2 维持—阻塞D触发器 90

5．5．3 T触发器 93

5．6 集成触发器的参数 93

小结 94

习题5 94

第6章 时序逻辑电路 97

6．1 概述 97

6．1．1 时序逻辑电路的描述 97

6．1．2 时序逻辑电路功能的表示方法 97

6．2 时序逻辑电路分析 98

6．3 寄存器、锁存器和移位寄存器 102

6．3．1 寄存器 102

6．3．2 锁存器 102

6．3．3 移位寄存器 103

6．4 计数器 105

6．4．1 计数器的分类 105

6．4．2 同步计数器 106

6．4．3 异步计数器 108

6．4．4 中规模集成计数器 110

6．5 计数器的应用 115

6．6 同步时序电路设计 117

小结 121

习题6 122

第7章 可编程逻辑器件 125

7．1 存储逻辑 125

7．1．1 随机存储器 125

7．1．2 只读存储器 126

7．2 可编程逻辑器件 127

7．3 PLD的基本概念 130

7．3．1 PLD的表示方法 130

7．3．2 PLD的基本结构 131

7．4 PLD器件的应用 135

7．4．1 PROM应用 135

7．4．2 PLA应用 136

小结 138

习题7 139

第8章 数字系统分析与设计 140

8．1 数字系统的基本概念 140

8．2 数字系统的设计方法 141

8．3 数字系统设计的一般过程 141

8．4 数字系统的算法描述 142

8．4．1 ASM图符号 142

8．4．2 ASM图含义 143

8．4．3 ASM图的建立 144

8．5 数字系统设计实例 145

8．5．1 设计步骤 145

8．5．2 数字系统设计举例 145

小结 150

习题8 151

第9章 硬件描述语言VHDL 152

9．1 VHDL设计描述的基本结构 152

9．2 VHDL的语言元素 154

9．2．1 标识符 164

9．2．2 VHDL数据对象 155

9．2．3 VHDL的数据类型 156

9．2．4 运算符与操作符 157

9．3 VHDL的基本描述语句 158

9．3．1 顺序描述语句 158

9．3．2 并发描述语句 165

9．4 VHDL结构体的三种描述方式 167

9．4．1 数据流描述方式 167

9．4．2 结构描述方式 168

9．4．3 行为描述方式 169

9．5 有限状态机的设计 169

9．5．1 有限状态机概述 169

9．5．2 有限状态机的设计 170

小结 173

习题9 173

第10章 实验开发技术及设计 175

10．1 EDA概述 175

10．2 MAX+plusⅡ基本操作 175

10．2．1 MAX+plusⅡ的设计方法 175

10．2．2 建立文本设计文件（VHDL） 185

10．2．3 VHDL语言和原理图混合输入方式 186

10．3 数字逻辑基础实验 187

10．3．1 交通控制灯监视电路 187

10．3．2 三人表决器、全加器 187

10．3．3 3—8译码器、8路数据选择器 188

10．3．4 同步十进制计数器 188

10．3．5 8路脉冲分配器 189

10．3．6 BCD七段显示译码器 189

10．3．7 二十四进制计数器 189

10．3．8 动态扫描数码显示器 190

10．4 数字系统综合设计 191

10．4．1 多功能数字电子钟 191

10．4．2 交通灯控制器 192

10．4．3 数字密码锁 193

10．4．4 智力竞赛抢答器 194

附录A 常用逻辑符号对照表 193

参考文献 196