图书介绍
微型计算机组成原理pdf电子书版本下载
- 陆志才编著 著
- 出版社： 北京：高等教育出版社
- ISBN：704011772X
- 出版时间：2003
- 标注页数：476页
- 文件大小：20MB
- 文件页数：486页
- 主题词：微型计算机－计算机体系结构
PDF下载
下载说明
微型计算机组成原理PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第一章 微型计算机组成基础 1
1.1 计算机中数据信息的表示 1
1.1.1 计算机中数的进位制 1
1.1.2 字符编码 5
1.1.3 带符号数的表示 6
1.1.4 溢出 9
1.1.5 定点数与浮点数 10
1.2.1 原理结构 11
1.2 初级计算机的组成与运行原理 11
1.2.2 运算器的组成 14
1.2.3 控制器的组成 16
1.2.4 内存储器的组成 19
1.2.5 主机的运行原理 20
1.3 微型计算机的基本结构 22
1.3.1 微处理器的概念 22
1.3.2 总线的基本概念 22
1.3.3 微型计算机的基本结构 23
1.4 微型计算机的基本数据类型 24
1.5 堆栈 25
1.5.1 堆栈的引进和定义 25
1.5.2 堆栈的操作 26
习题一 27
第二章 8086系统结构 29
2.1 8086微处理器的结构 29
2.1.1 8086的功能结构与指令流水线 29
2.1.2 8086的存储器分段结构 31
2.1.3 8086的寄存器结构 33
2.2 8086的总线周期 35
2.2.1 8086的时序 35
2.2.2 8086的存储器读周期 36
2.2.3 8086的I/O读周期 39
2.2.4 8086的存储器写周期 39
2.2.5 8086的I/O写周期 40
2.2.6 在总线周期中插入等待时钟 41
2.3.1 8086引脚功能 42
2.3 8086系统总线形成 42
2.2.7 空闲时钟周期 42
2.3.2 最小模式下系统总线的形成 46
2.3.3 最大模式下系统总线的形成 48
2.4 8088简介 51
习题二 51
第三章 半导体存储器 53
3.1 半导体存储器概述 54
3.1.1 半导体存储器的分类 54
3.1.2 半导体存储芯片的一般结构 55
3.1.3 半导体存储器芯片的主要技术指标 58
3.2 静态随机存取存储器(SRAM) 59
3.2.1 六管静态基本单元电路 59
3.2.2 静态RAM芯片举例 60
3.3 动态随机存取存储器(DRAM) 63
3.3.1 单管动态基本单元电路 63
3.3.2 动态RAM的电路结构 64
3.3.3 动态RAM芯片举例 65
3.3.4 再谈动态RAM的刷新 67
3.4 只读存储器(ROM) 68
3.4.1 掩模ROM(固定式ROM) 68
3.4.2 PROM 69
3.4.3 EPROM 70
3.4.4 EEPROM(E2PROM) 72
3.4.5 Flash存储器 74
3.5 存储器与CPU的连接及简单存储器子系统的设计 75
3.5.1 存储器与CPU的连接 75
3.5.2 简单存储器子系统的设计 80
3.5.3 DRAM与CPU的连接 84
3.6 8086的存储组织简介 85
3.7 高速缓冲存储器Cache 87
3.7.1 Cache的工作原理 87
3.7.2 主存与Cache的地址映像 91
3.7.3 替换算法 94
3.7.4 Pentium微机Cache结构简介 95
3.8 层出不穷的半导体存储器新技术 97
3.8.1 静态RAM 97
3.8.2 动态RAM 98
3.8.3 专用的半导体存储器 99
习题三 101
第四章 输入/输出接口 103
4.1 I/O接口概述 103
4.1.1 I/O接口的主要功能 103
4.1.2 I/O接口的集成化程度 104
4.1.3 I/O接口的典型结构 105
4.2.1 存储器统一编址(存储器映像编址) 106
4.2 I/O端口的编址方式 106
4.2.2 I/O独立编址 107
4.3 I/O指令及高级语言程序对I/O端口的访问 107
4.3.1 I/O指令 107
4.3.2 高级语言程序对I/O端口的访问 109
4.4 输入/输出传送方式 110
4.4.1 无条件传送方式 111
4.4.2 查询传送方式 113
4.4.3 中断传送方式 119
4.4.4 DMA传送方式 121
4.4.5 I/O处理机方式 124
4.5 简单输入/输出接口的设计 125
4.5.1 CPU或系统总线的I/O接口信号 125
4.5.2 端口地址安排 126
4.5.3 端口地址译码 126
4.5.4 基地址可变 127
4.5.5 端口的设计 128
4.5.6 接口电路设计举例 128
习题四 130
第五章 中断系统 133
5.1 中断的基本概念 133
5.1.1 中断 133
5.1.2 中断系统 133
5.1.3 中断源 134
5.1.4 中断的基本过程 135
5.1.5 中断优先级 135
5.1.8 可屏蔽中断、不可屏蔽中断、中断允许标志位 136
5.1.7 中断屏蔽 136
5.1.6 多重中断(中断嵌套) 136
5.2 中断管理 137
5.2.1 CPU响应中断的条件 137
5.2.2 中断响应 138
5.2.3 中断源识别 138
5.2.4 中断判优 140
5.3 可编程中断控制器8259A 143
5.3.1 8259A的内部结构及引脚信号 143
5.3.2 8259A的工作方式 146
5.3.3 8259A的初始化命令字ICW 149
5.3.4 8259A的初始化编程 152
5.3.5 8259A的操作命令字OCW 152
5.4 PC/AT机的中断系统 156
5.4.1 中断向量与中断向量表 157
5.4.2 中断源及外部可屏蔽中断的控制逻辑 157
5.4.3 中断处理过程 161
5.4.4 自编中断服务程序举例 164
习题五 165
第六章 可编程接口芯片 168
6.1 可编程并行输入/输出接口8255A 168
6.1.1 8255A的结构 168
6.1.2 8255A的工作方式概述 171
6.1.3 8255A的控制字 172
6.1.4 8255A三种工作方式的功能说明 173
6.1.5 从端口C中读状态字 182
6.1.6 8255A的应用举例 183
6.2 可编程间隔定时器8253/8254 189
6.2.1 8253的基本功能和结构 190
6.2.2 8253的控制字及初始化 191
6.2.3 8253的工作方式 192
6.2.4 间隔定时器8254 196
6.2.5 8253/8254的应用 198
6.3 DMA控制器8237A 206
6.3.1 8237A的工作周期 206
6.3.2 8237A的引脚 208
6.3.3 8237A的工作模式 210
6.3.5 8237A的寄存器组 212
6.3.4 8237A的传送类型 212
6.3.6 8237A的软件命令 215
6.3.7 8237A的编程 217
6.3.8 8237A的应用 217
习题六 222
第七章 80386系统结构 227
7.1 80386微处理器结构 227
7.1.1 特点和工作模式 227
7.1.2 逻辑部件 228
7.1.3 内部寄存器 230
7.1.4 数据类型 237
7.1.5 引脚信号及其功能 238
7.2 80386的总线周期 247
7.2.1 总线周期的分类 247
7.2.2 非地址流水线读/写周期 248
7.2.3 地址流水线读/写周期 249
7.3 80386的一些内部机制 250
7.3.1 存储器管理功能 250
7.3.2 描述符 258
7.3.3 多任务机制 261
7.3.4 保护功能 267
7.3.5 保护模式下的中断 272
7.4 80386系统 274
7.4.1 系统组成 274
7.4.2 存储器结构 276
7.4.3 输入/输出结构 277
7.4.4 基本的存储器结构 278
习题七 280
第八章 高档微处理器 282
8.1 高档微处理器中的新技术 282
8.1.1 RISC技术 282
8.1.2 CPU内部设置Cache 283
8.1.3 采用双独立总线体系结构 283
8.1.4 增加指令流水线条数 284
8.1.5 分支指令预测技术 285
8.1.6 超顺序执行技术 287
8.1.8 MMX技术与3D NOW!技术 290
8.1.7 采用深度指令流水线结构 290
8.2 从80486到Pentium 4及Xeon 292
8.2.1 80486 292
8.2.2 Pentium 293
8.2.3 Pentium Pro 295
8.2.4 MMX Pentium 295
8.2.5 Pentium Ⅱ 296
8.2.6 Pentium Ⅲ 296
8.2.7 Pentium 4 296
8.2.8 Xeon 297
8.3 AMD公司的微处理器简介 298
习题八 298
第九章 总线技术Ⅰ——内部总线 300
9.1 总线概述 300
9.1.1 为什么要采用总线技术 300
9.1.2 总线分类及内部总线的发展 301
9.1.3 总线规范 303
9.1.4 总线的主要性能指标 303
9.2.1 引脚信号 304
9.2 ISA总线 304
9.2.2 ISA总线时序 308
9.2.3 ISA总线接口 308
9.3 PCI局部总线 310
9.3.1 PCI总线概述 310
9.3.2 PCI总线信号定义 313
9.3.3 总线命令 319
9.3.4 PCI总线协议基础 321
9.3.5 PCI总线仲裁机制 327
9.3.6 PCI总线的配置周期 328
9.3.7 PCI总线配置空间 331
9.3.8 PCI总线的扩展ROM 335
9.3.9 PCI总线接口 337
9.4 AGP总线简介 340
9.4.1 AGP总线的提出 340
9.4.2 AGP与PCI的关系 341
9.4.3 AGP相对于PCI的改进 342
9.4.4 AGP总线规范版本 343
9.4.5 AGP总线传输机制简介 344
习题九 352
第十章 总线技术Ⅱ——设备总线 355
10.1 SCSI总线 355
10.1.1 SCSI设备 355
10.1.2 SCSI体系结构模型 356
10.1.3 SCSI接口信号 360
10.1.4 SCSI命令 361
10.1.5 SCSI总线阶段 364
10.1.6 SCSI消息 371
10.1.7 SCSI总线接口连接简介 375
10.1.8 SCSI软件接口简介 377
10.2 IDE接口 377
10.2.1 IDE接口信号 378
10.2.2 IDE接口数据传送方式 380
10.2.3 扇区的寻址方式 382
10.2.4 IDE控制器中的寄存器 383
10.2.5 IDE命令简介 386
10.2.6 从Ultra ATA/33到Ultra ATA/133 390
10.3 通用串行总线USB 392
10.3.1 USB的主要特点 392
10.3.2 USB的硬件结构 393
10.3.3 USB系统的软件结构 395
10.3.4 USB总线数据编码方式 395
10.3.5 USB总线上数据传输 396
10.3.6 USB协议简介 398
10.3.7 USB设备配置简介 408
10.3.8 USB设备开发简介 410
10.4 FireWire串行总线(IEEE 1394)简介 412
习题十 414
第十一章 微型计算机系统的硬件组成 416
11.1 系统控制逻辑及控制芯片组 416
11.1.1 什么是系统控制逻辑及控制芯片组 416
11.1.2 早期的芯片组 417
11.1.3 采用北桥/南桥体系结构的芯片组 417
11.1.4 采用Hub体系结构的芯片组 419
11.2 内存条 421
11.2.1 内存芯片Bank与芯片容量的新表示 422
11.2.2 内存条的组成 423
11.3 主板 426
11.4 微型计算机的体系结构 428
11.4.1 早期微型计算机的体系结构 429
11.4.2 控制芯片组出现初期的微型计算机的体系结构 431
11.4.3 采用北桥/南桥芯片组的微型计算机的体系结构 431
11.4.4 采用Hub芯片组的微型计算机的体系结构 432
11.5.1 3GIO的提出 437
11.5 3GIO与下一代微型计算机体系结构简介 437
11.5.2 3GIO的主要特点 438
11.5.3 下一代微型计算机的体系结构 439
习题十一 440
第十二章 串行通信 441
12.1 数据通信基础知识 441
12.1.1 数据传输形式 441
12.1.2 单向与双向通信 442
12.1.3 同步技术 443
12.2 RS-232C总线 446
12.2.1 RS-232C总线标准 446
12.2.2 RS-232C接口的连接 448
12.2.3 20 mA电流环回路标准 450
12.3 PC系列机的串行通信 451
12.3.1 8250内部寄存器 451
12.3.2 8250的初始化 456
12.3.3 异步通信BIOS功能调用 456
12.3.4 Turbo-C中异步通信功能调用 458
12.3.5 Windows平台上的串行通信简介 464
12.4 RS-422总线与RS-485总线 465
12.4.1 RS-422总线 465
12.4.2 RS-485总线 466
12.4.3 RS-232C/RS-422/RS-485转换器简介 467
12.5 通信协议简介 468
习题十二 471
附录 部分小规模集成电路国家标准与国外流行表示对照 472
参考文献 473